Импульсно-фазовый детектор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Н 03 К 9/ УДАРСТВЕННЫЙ КОМИ ИЗОБРЕТЕНИЯМ И ОТНР ГКНТ СССР 8 Е",;С;,ЛДЛ.Ш 11 Е,1 г )з.13 ( ЯМ ПИСАНИЕ ИЗОБРЕТЕНИ ЕТЕЛЬСТВ ОМУ К АВТО оты, Цель изобревтоподст оики енныи уи 73 ССР979.(54) ИМПУЛЬСНО-ФАЗОВЪП 1 (57) Изобретение относи ной технике и может быт но в информационно-изме темах с фазовым предста мации или системах импу ТЕКТОР к импульспользова ительных сис влепием инфо ьсно - фазово(56) Авторское свидетельстР 484636, кл. Н 03 К 9/04,Авторское свидетельствоУ 782 142, кл. Н 03 К 9/04ЯО 1492462 А 1 тения - повыщепие быстродеиствия достигается путем уменьшения времени разряда интегрируюцего конденсатора. Импульсно-фазовый детектор содержит блок 1 разности Фаз, триггеры 2 и 9, генератор 3 тока, разрядный ключ 4, интегрируюций конденсатор 5, буферные блоки 6 и 14, ключ 7, элемент ИЛИ-НЕ 8, элементы 10, 11 и 12 задержки, блок 13 запоминания, элемент 15 совпадения. Введение в предложенный импульсно-Фазовый детектор элемента 15 совпадения с его функциональными связями позволяет повысить быстродействие на время, Фактически равное времени перезаписи сигнала с интегрирую- Е щего конденсатора в блок запоминания.С:Изобретение относится к импульсной технике и может быть использованов информационно-измеритепьиых системах с фазовым представлением информа 5ции ипи о системах импульсно-фазовойавтоиодстройки частоты.Пель изобретения - повышение быстродействия устройства путем уменьшения времени разряда интегрирующегоконденсатора,На чертеже приведена функциональная.схема импульсно-Фазового детектора.Он содержит блок 1 разности фаз,триггер 2, генератор 3 тока, разрядный ключ 4, интегрирующий конденсатор 5, буферный блок 6, ключ 7, элемент ИЛИ-НЕ 8, триггер 9, элементы10 - 12 задержки, блок 13 запоминания,20буферный блок 14, элемент 15 совпадений,ири этом входы блока 1 разности фаз соединены с входными шинамиустройства, а прямой и инверсный выходы блока 1 разности фаз соединены 25соответственно с Б- и К-входами триггера 2, прямой выход которого соединен с управляющим входом генератора 3тока, выход которого соединен черезвключенные параллельно разрядный ключ 304 и интегрирующий конденсатор 5 с общей шиной, а непосредственно - с входом буферного блока 6, выход которого соединен через включешшые последов ательно ключ 7, блок 13 запоминания и буферный блок 14 с выходнойшиной устройства, причем входы элемента ИЛИ-НЕ 8 соединены с црямым выходом блока 1 разности фаз и инверсным выходом триггера 2, а выход элемента Ш 1 И-НЕ 8 соединен с первым входом триггера 9, к выходу которогоподключены соединенные последовательно элементы 10 - 12 задержки, выходэлемента 10 задержки подключен к первому управляющему входу ключа 7 ипервому входу элемента 15 совпадений,выход которого соединен с управляю"щим входом разрядного ключа 4, а второй вход - с вторым входом триггера 9и выходом элемента 12 задержки, входкоторого соединен с вторым управляющим входом ключа 7, Генератор 3 токав Простейшем случае может быть выполнен на транзисторе, коллектор которого соединен с выходом генератора, база - с управляющим входом, а змиттерЧерез резистор с источником питания,Разрядный ключ 4 в простейшем случае может быть выполнен на транзисторе, база которого соединена с управляющим входом, а в цепь эмиттера или коллектора включен резистор для ограничения разрядного тока и регулирования времени разряда интегрирующего конденсатора 5. Ключ 7 может быть выполнен на интегральной схеме двухпозиционного ключа, в управляющую цепь которого включен КБ-триггер с приоритетом одного из входов или дифференцирующими цепочками на входах.Устройство работает следующим образом.В отсутствие входных сигналов на прямых выходах блока 1 разности фаэ и триггеров 2,9 присутствуют уровни "Лог."0", а на инверсных "Лог. 1 транзисторы генератора 3 и ключа 4 закрыты, на выходе элемента 8 "Лог. 0Входные сигналы подаются на блок 1 разности фаз, на выходах которого появляется. парафазный сигнал, длительность которого пропорциональна разности фаэ. При появлении на Б-входе триггера 2 уровня "Лог. "1" на прямом выходе триггера появится "Лог."1" (на инверсном - пЛог, 0), при этом транзистор генератора 3 откроется и начнется заряд интегрирующего конденсатора 5. По окончании импульса на выходе блока 1 триггер 2 перейдет в исходное состояние, ири этом транзистор генератора 3 закроется и заряд конденсатора 5 прекратится. Таким образом, время заряда интегрирующего конденсатора 5, а следовательно, и напряжение на нем, соответствуют длительности импульса, приходящего с блока 1 разности фаз. После окончания заряда начинается время хранения его заряда.В момент окончания импульса с блока 1 на инверсном выходе триггера 2 на время, равное задержке сигнала в триггере 2, хранится уровень "Лог.О". Поэтому на выходе элемента ИЛИ-НЕ 8 возникает единичный импульс, длительность которого равна времени задержки в триггере 2. Этот импульс. переключает триггер 9 в состояние "Лог. "1". С выхода триггера 9 "Лог."1" через элемент 10 задержки поступает на вход ключа 7 и открывает его, осуществляя перезапись сигнала с конденсатора 5 через буферный блок б в блок 13 запоминания, с выхода которо5 1492462го сигнал через буферный блок 14 поступает на выход устройства. Черезвремя, равное задержке элемента 11,уровень "Лог. 1" поступает на второй5вход ключа 7 и закрывает его. Черезвремя, равное задержке элемента 12,уровень "Лог."1" поступает на входэлемента 15 совпадений, на второмвходе которого уже находится уровень"Лог."1" с выхода элемента 10, и,значит, на его выходе появится уровень "Лог. "1", открывающий транзистор ключа 4, через который начинаетсяразряд конденсатора 5. Одновременнос выхода элемента 12 сигнал поступаетна второй вход триггера 9 и возврацает его в состояние "Лог. О , Черезвремя, равное задержке элемента 10,уровеньЛог. О поступит на входэлемента 15, на его выходе появится"Лог."0", транзистор ключа 4 закроется и разряд конденсатора 5прекратится. Время задержки элемента 10 должно быть больше времени переходных процессов при переходе иэрежима заряда в режим хранения и до"статочиым для обеспечения разрядаконденсатора 5, и приблизительно равняться , . КС, где К - сопротивлениерезистора ключа 4, С - емкость конденсатора 5. Время задержки элемента 1 1 определяется временем, необходимым для перезаписи сигнала в блок 13и затухания переходных процессов включе 7. Задержка элемента 12 должнабыть больше времени переходных процессов запирания ключа 7.Время обработки принятой информации (хранение перезапись и разрядинтегрирующего конденсатора) в известном устройстве равчяется удвоеннойсумме задержек элементов 10 - 12.В данном устройстве, как следует изего принципа работы, это время составляет сумму задержек элементов 11и 12 и удвоенной задержке элемента 1 Очто на время задержки элементов 11и 12 меньше, чем в известном. Следодательно, минимально позможиый период следования импульсон на входе импульсно-Фаэовог детектора уменьшается на время задержки элементов 11 и 12, что повышает быстродействие устройства.Таким образом, введение в известное устройство элемента совпадений с его связями позволяет повысить быстродействие на время, фактически равное времени перезаписи сигнала с интегрирующего конденсатора в блок запоминания. 15 изобретения Формул а Импульсно-фазовый детектор, содержащий блок разности фаз, входы которого соединены с входными шинами устройства, а инверсные выходы - с Би К-входами первого триггера, прямойвыход которого соединен с управляющимвходом генератора тока, выход кото рого соединен через включенные параллельно интегрируюций конденсатор иразрядный ключ с обцей шиной, а непосредственно - с входом первого буферного блока, выход которого через включенные последовательно ключ, блок запоминания и второй буферный блок соединен с выходной шиной, и элементИЛИ-НЕ входы которого соединены спрямым выходом блока разности фази инверсным выходом первого триггера,а выход - с первым входом второготриггера к выходу которого подключены соединенные последовательно триэлемента задержки, выходы первого ивторого иэ которых соединены с первым 40и вторым управляющими входами ключа,а выход третьего - с вторым входомвторого триггера, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него дополнительно введен элемент совпадений, входы кото-рого соединены с выходами первого итретьего элементов задержки, а выход -с управляющим входом разрядного ключа. Составитель Е.БорзовТехред А. Кравчук Корректор И,Иуска Редактор С.Патрушева Заказ 3893/56 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР 113035, Москва Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород ул, Гагарина,101