Умножитель частоты следования импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ц Н 03 К 23/О СУДАРСТВЕННЫЙ КОМИТЕТ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМИ ГКНТ СССР(54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯИМПУЛЬСОВ(57) Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот, а такжев многоканальных системах передачиинформации. Целью изобретения является уменьшение времени установлениясинхронной работы умножителя частотыследования импульсов. Устройство содержит генератор 1 импульсов, пересчетный блок 2, фазовый детектор 3,ЯО 1483630 А 1 2элементы И 4, 5, реверсивный счетчик 6, преобразователь 7 код-напряжение, РЛ-триггеры 8 и 9, входную и выходную шины 10 и 20 устройства, формирователь 11 короткого импульса, элемент 12 задержки, регистр 13 хранения, фазовый детектор 3 содержит триггеры 14 и 15 и элементы И-НЕ 16-19. Введение дополнительных элементов; формирователя 11 короткого импульса, элемента 12 задержки и регистра 13 хранения, - позволяет вво- дить в реверсивный счетчик 6 код.средней частоты полосы захвата из регистра 13 при нарушении синхронной работы, что уменьшает время установления синхронной работы умножителя и обеспечивает на выходе умножителя возможность получения выходного сигнала со средней частотой полосы захвата при нарушении синхронной работы, 1 илИзобретение относится к импульс-Ъной технике и млжет быть использовано в синтезаторах частот, а такжев многоканальных системах передачиинформации,Целью изобретения является повышение быстродействия путем уменьшениявремени установления синхронной работы умножителя частоты за счет ввода в реверсивный счетчик кода средней частоты полосы захвата из регистра хранения при нарушении синхроннойработы, что обеспечивает на выходеумножителя выходной сигнал со средней частоты полосы захвата.Структурно-электрическая схемаустройства представлена на.чертеже.Устройство содержит генератор 1импульсов, пересчетный блок 2, фазовый детектор 3, первый и второйэлементы И 4 и 5, ревврсивный счетчик 6, преобразователь: 7 код - напряжение, первый и второй триггеры 258 и 9 входную шину 10 устройства,Формирователь 11 короткого импульса,элемент 12 задержки и регистр 13хранения. Фазовый детектор 3 содержит триггеры 14 и 15 и элементы И-НЕ16-19. .К-вход второго 0-триггера 9соединен с общей шиной, С-вход - свыходом пересчетного блока 2 и первымвходом фазового детектора 3, Р-вход -с первым выходом фазового детекто ра 3, а инверсный выход - с К-входомпервого Р-триггера 8, С-вход которого соединен с вторым входом фазовогодетектора 3 и входной шиной 10 уст-.ройства, а Р-вход - с вторым выходом 40фазового детектора 3, третий выходкоторого соединен с первым входомпервого элемента И 4, а четвертый выход - с первым входом второго элемента И 5 э второй вход которого соединен с третьим входом первого элемента И 4 и с прямым выходом первогоО-триггера 8, третий вход соединен свыходом генератора 1 импульсов,входом пересчетного блока 2 и вторымвходом первого элемента И 4, а выходс входом вычитания реверсивного счетчика 6, вход суммирования которого .соединен с выходом первого элементаИ 4. Выход реверсивного счетчика 6соединен с входом преобразователя 7код - напряжение, выход которого соединен с управляющим входом генератора 1 импульсов, выход которого соединен с выходной шиной 20 устройства,Вход формирователя короткого импульса соединен с инверсным выходомпервого 0-триггера 8, а выход - сК-входом реверсивного счетчика 6.Информационный выход регистра 13хранения соединен с информационнымвходом реверсивного счетчика 6, авход "Считывание" - с выходом элемента 12 задержки, вход которого соединен с выходом Формирователя 11 короткого импульса.Устройство работает следующим образом.В исходном состоянии в пересчетныйблок 2 (делитель частоты) вводитсякод требуемого коэффициента умножения, а в регистр 13 хранения - код,соответствующий умноженной частотевходного сигнала и равный среднейчастоте полосы захвата генератора 1.Данный код вводится и в реверсивныйсчетчик 6.Рассмотрим работу умножителя всинхронном режиме. Контроль за синхронной работой умножителя осуществляет устройство на триггерах 8 и 9,При поочередном поступлении импульсов с входной шины 10 и импульсов свыхода пересчетного блока 2 оба триггера 8 и 9 находятся в состоянии"1", обеспечивая Формирование логической " 1" на соответствующих входахэлементов И 4 и 5. При появлении напервом входе фазового детектора 3входного импульса, триггер 14 переключается в состояние "1", а появившийся на втором входе импульс с выхода блока .2 переключает триггер 14в состояние "0". Таким образом,на втором входе элемента И 4 формируется импульс длительностью, равнойразности Фаз сравниваемых частот.Тогда импульсы с выхода генератора1 через первый вход элемента И 4 поступают на шину сложения реверсивногосчетчика 6, за счет чего происходитувеличение выходного напряжения Формируемого преобразователем код - напряжение, что приводит к возрастанию частоты следования импульсовгенератора 1Следующий импульс свыхода блока 2 появляется раньше,чем в предыдущем случае, что приводит к уменьшению разности фаз срав-ниваемых частот. Этот процесс продолжается до тех пор, пока разностьфаэ сравниваемых частот не станетравной нулю. Если импульс с выходаблока 2 появляется на втором входефазового детектора 3 раньше, чем импульсы на его первом входе, то триггер 15 переключается в состояние."1" и формирует на прямом выходе импульс, который поступает на входэлемента И 5 и обеспечивает прохождение импульсов с выхода генератора.1 на шину вычитания реверсивногосчетчика 6. Сигналы с выхода. реверсивного счетчика 6 поступают на преобразователь 7, его выходное напряжение уменьшается, что приводит в конечном счете к уменьшению частотыследования импульсов генератора 1,Указанные циклы повторяются до техпор, пока разность фаз сравниваемыхчастот не станет равна нулю,При нарушении синхронизации, например, на С-вход триггера 8 поступают подряд два импульса с входа 1 Оустройства, тогда триггер 8 переключается под воздействием второго импульса в состояние "О" и на входахэлементов И 4 и 5 формируется "О",обеспечивая тем самым разрыв кольцаФАПЧ. При этом появляется напряжение на инверсном выходе триггера .8и на входе формирователя 11 короткого импульса формируется импульссброса в "О" реверсивного счетчика6 и записи исходного кода из регистра 13 хранения в реверсивный счетчик6 с некоторой задержкой, осуществляемой элементом 12 задержки для повыщения надежности записи кода в реверсивный счетчик 6. При этом выходное напряжение преобразователя 7 код - напряжение обеспечивает формирование генератором 1 средней частоты полосы захвата ФАПЧ, При поступлении на С- вход триггера 9 подряд двух импульсов с выхода блоха 2 переключаются в состояние "О" триггеры 8 и 9. Далее устройство функционирует, как и в первом случае нарушения синхронизации, При появлении синхронной работы триггеры 8 и 9 переключаются в состояние "1", замыкается кольцо ФАПЧ,Таким образом, предлагаемое устройство по сравнению с прототипом позволяет уменьшить время вхождения в синхронизм за счет формированиячастоты управляемого генератора равной средней частоте полосы захвата ФАПЧ при нарушении синхронизациии обеспечения умноженной частоты навыходе устройства независимо от состояния системы синхронизации. Формула изобретения мени установления синхронной работыустройства, в него введены формирователь короткого импульса, вход которого соединен с инверсным выходом первого П-триггера, а выход - с К-входомреверсивного счетчика, элемент задержки и регистр хранения, информационныйвыход которого соединен с информационным входом реверсивного счетчика,а вход "Считывание" - с выходом эле 45 БО мента задержки, вход которого соединен с выходом формирователя короткого импульса, причем третий вход первого элемента И соединен с прямымвыходом первого Р-триггера, а вьжодгенератора импульсов соединен с выходной шиной устройства. 55 Умножитель частоты следования импульсов, содержащий генератор импульсов, пересчетный блок, фазовый детектор, первый элемент И, второй элемент И, реверсивный счетчик, преобразователь код - напряжение, первый триггер, второй П-триггер, К-вход которого соединен с общей шиной, С-вход - с выходом пересчетного блока и первым входом фазового детектора, П-вход - с первым выходом фазового детектора, а инверсный выход - с К-входом первого Р-триггера, С-вход которого соединен с вторым входом фазового детектора и входной шиной устройства, а Р-вход - с вторым выходом фазового детектора, третий выход которого сое динен с первым входом первого элемента И, а четвертый входом -с первым входом второго элемента И, второй вход которого соединен с прямым выходом первого Э-триггера, третий вход соединен с выходом генератора импульсов, входом пересчетного блока и,вто. рым входом первого элемента И, а выход - с входом вычитания реверсивного счетчика, вход суммирования которого соединен с выходом первого элемента И, выход реверсивного счетчика соединен с входом преобразователя код - напряжение, выход которого соединен с управляющим входом генера О тора импульсов, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия путем уменьшения вре