Система цикловой синхронизации

Н Б БзС м1 ЛЬСТВ о СС 1975 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО;ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИД(57) Изобретение. относится к техни-.ке связи. Цель изобретения - повышение пропускной способности каналасвязи при передаче медленно меняю"щихся сигналов, не имеющих пауз,Система цикловой синхронизации содерлит в передающеи части г-р 1 импульсов управления, делитель 2 частоты, эл-ты ИСКЛИЧАЮ 11 ЕЕ ИЛИ 3 и преобразователь 4 параллельного кодав последовательный, а в приемнойчасти блок памяти 5, эл-ты ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и эл-т И 7. В данной системе цикловой синхронизации фазирование приемной части производитсяв процессе передачи информационногосигнала без использования дополни- .тельных символов в цикле передачи.Цель достигается введением делителя2 и эл-тов ИСКЛЮЧАЮ 61 ЕЕ ИЛИ 3 и 6.2 нл,Изобретение относится к техникесвязи, конкретно к устройствам цикловок синхронизации, и может бытьиспользовано для синхронизации поциклу устройств передачи и приемателеметрической информации, передаваемой в цифровом виде.Целью изобретения является повышение пропускной способности каналасвязи при передаче медленно меняющихся сигналов, не имеющих пауз.На фиг.1 представлена системацикловой синхронизации; на фиг,2 -временные диаграммы работы системы.Система цикловой синхронизациисодержит генератор 1 импульсов управления, делитель 2 частоты на(ш + и), К элементов ИСКЗПОЧАВХЧЕЕ ИЛИ3, (где К - число разрядов,подвергаемых инверсий), преобразователь 4параллельного кода в последовательный, блок 5 памяти, 2 К элементовИСКЛИЧАйЕЕ ИЛИ 6и элемент И 7,Система цикловой синхронизацииработает следующим образом.С тактового выхода генератора 1передающей части на тактовый входпреобразователя 4 подают тактовыеимпульсы продвижения кода (фиг.2 а).С выхода цикловых импульсов генератора 1 на вход импульсов перезаписикода преобразователя 4 подают цикловые импульсы перезаписи кода(фиг.2 б), с помощью которых в преобразователь 4 переписывается код,поступающий на его информационныевходы. Одновременно цикловые импульсы перезаписи кода подают на входделителя 2, который может быть выполнен в виде двоичного счетчика со40сбросом в "О" при достижении определенных кодовых состояний. На фиг.2 вприведена временная диаграмма последовательности импульсов на выходеделителя частоты, построенного наоснове двоичного счетчика со сбросом с коэффициентом деления частоты,равным 3. В момент появления "1" навходе:,делителия 2 в разрядах 3 к,в которые включены элементы ИСКЛЮ- ЫЧАЗЕЕ ИЛИ 3, производится инверсия,в результате которой кодоваяпоследовательность (фиг.2 г) приобретает вид (фиг,2 д),Кодовую последовательность(фиг.2 д) подают на информационныйвход тактируемого блока 5 памяти приемной части, где запоминают в+и циклов информационного сигнала, т,е.весь цикл синхроинформации. С помощью элементов ИСКЛЮЧАИПЕЕ ИЛИ 6 сравнивают значения разрядов на сопряженных подциклах синхроинформации. При равных значениях разрядов в сравниваемых точках цикла синхроинформации на выходах, элементов ИСКЛОЧАИЕЕ ИЛИ 6 устанавливаются "О", Если в сравниваемых точках появляется чередующаяся последовательность Х Хи Х 1 Х в соответствии с законом чередования, установленным прн передаче, то на выходах элементов ИСКЛЮЧ)ЧАЮПЕЕ ИЛИ 6возникает "1", и элемент И 7 выдает сигнал (фиг.2 е), относительно которого производят фазирование приемной части и определение места инверсий разрядов, которые затем инвертируют с целью восстановления исходных их значений.В результате такого построения системы цикловой синхронизации фазирование приемной части производится в процессе передачи информационного сигнала без использования дополнительных символов в цикле передачи.Формула и з обретенияСистема цикловой синхронизации, содержащая в передающей части преобразователь параллельного кода в последовательный, к тактовому входу и входу перезаписи кода которого подключены соответствующие выходы генератора импульсов управления, а в приемной части - блок памяти и элемент И, о т л и ч а ю щ а яс я тем, что, с целью повышения пропускной способности канала связи при передаче медленно меняющихся сигналов, не имеющих пауз, введены в передающую часть делитель частоты на (ш+и) (где ш и и - целые числа и и Ф и) и К элементов ИСЮПдЧА 0 ЩЕЕ ИЛИ (где К - число разрядов, подвергаемых инверсии), информационные входы которых являются информационными входами передающей части системы цикловой синхронизации, к управляющим входам подключен выход делителя частоты на (в+и), а выходы элементов ИСКЗЮЧА 33 ЦЕЕ ИЛИ соединены с соответствующими входами преобразователя параллельного кода в пос4 В ХфХХХу ХХ ХдХу ХХ ХХ ХруХХу ХХХХ ХХХХТ - ции интонационного сигнала тредачи синкроии Составитель И,ГрацианскаяТехред Л.Олийнык Корректор С.Шекмар угренкова едакто Тираж 660 ПВНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035, Москва, Ж, Раушская наб., д, 4/5 одписное Заказ 6398 56 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная з 3443193ледовательный, другие входы которо- приемную часть введены 2 К элементовго являются информационньки входами ИСКЛЮЧАЮЩЕЕ ИДИ, к входам которыхпередакипей части системы цикловой подключены соответствукгцие выходысинхронизации, при этом к входу де-. 5 блока памяти, а выходы соединенылителя частоты на (ш+и) подключен с входами элемента И, выход котороговыход импульсов перезаписи кода ге- является выходом приемной части сис-.нератора импульсов управления, а в темы цикловой синхронизации.