Преобразователь постоянного напряжения

(57) Изобретение относится к системапервичного электропитания аппаратурысвязи, а также к вторичным источникам питания устройств радиотехники,автоматики и вычислительной техники.Цель изобретения - расширение области применения путем увеличения глубины регулирования. Блок управлениясодержит задающий генератор 5, фазозанГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ расщепитель 6, узел 7 задержки, цепь 8 обратной связи, логические элементы 9 и 10 совпадения, датчики 11 и 12 состояния силовых цепей транзисторов инвертора, предварительные усилители 13 и 14, триггер 15, логические элементы 16 и 17, компаратор 18 и интегрирующую цепочку 19. В качестве источника опорного сигнала используется источник основного сигнала, при этом основной сигнал поступает м на второй вход компаратора 18 через линию задержки (интегрирующую цепочку 19). Это приводит к тому, что компаратор 18 отслеживает начало вы- о ключения силовых транзисторов бе учета запаздывания, вносимого тр сформаторами тока датчиков 11 и 12 состояния силовых цепей транзисторов С инвертора. 2 ил.Изобретение относится к электротехнике, может быть использовано всистемах первичного электропитанияаппаратуры связи, а также во вторич 5ных источниках питания устройстврадиотехники, автоматики и вычислительной техники и является усовершенствованием устройства по авт. св,У 1265941. ОЦель изобретения - расширение области применения путем увеличенияглубины регулирования.На фиг. 1 изображена схема преобразователя; на фиг. 2 - диаграммы 5напряжений, поясняющие работу преобразователя.Преобразователь постоянного напряжения содержит подключенный к входнымвыводам устройства инвертор 1 с вы" 20ходным трансформатором, выпрямитель2, Фильтр 3, выход которого подсоединен к выходным выводам устройства,а также блок 4 управления. Блок 4 управления содержит задающий генератор 5, фазорасщепитель 6,1 узел 7 за держки, соединенный с выходными выводами устройства через цепь 8 обратной связи, логические элементы 9 и1 О совпадения, датчики 11 и 12 состояния, предварительные усилители 13и 4, триггер 15, синхронизирующийвход которого через логические элементы б и 17 соединен с выходамисоответствующих логических элементов9 и 10 совпадения, .а счетный входявляется выходом компаратора 18, одиниз выходов которого подключен к объединенным выходам датчиков 11 и 12состояния, а другой - к тем же объединенным выходам через интегрирующую цепь 9,Преобразователь работает следую. щим образом,45На выходах Фазорасщепителя 6 формируются прямоугольные импульсы(фиг.2 а,б), Импульсы, показанныена Фиг. 2 а, составляют половину периода Т работы преобразователя и соответствуют максимальному временипроводимости силового транзистораверхнего плеча преобразователя. Импульсы, показанные на фиг, 2 б, соответствуют открытому состоянию силового транзистора нижнего плеча,На Фиг. 2 в,г показаны соответственно импульсы на выхо, датчиков 11н 12 состояния,Импульс отпирающего напряжения в блоке 4 управления формируется при наличии на входе элементов 9 и 10 совпадения сигналов с фазорасщепителя б, счетного триггера 15 и узла 7 задержки. Снимаемый с триггера 5 импульс формируется по заднему фронту импульсов, снимаемых с выходов датчиков 1 и 12 состояния.В момент времени Е . согласно алгоритму работы преобразователя .сигнал с фазовращателя 6, поступающий наМ вход элемента 10 совпадения, принимает значение логического "О", Отпирающий сигнал в базовой цепи силового транзистора нижнего плеча снимается и указанный транзистор начинает за- . крываться. Соответственно начинает уменьшаться напряжение на выходе датчика 12 состояния (фиг. 2 г). Этот процесс заканчивается к моменту времени Е, хотя фактическое время выключения транзистора Е пунктиром, фиг. 2 в,г значительно меньше. По; скольку триггер 15 не изменит своего состояния до момента, пока сигнал на выходе датчика состояния не уменьшается до О, то на время ДЕ Е -Е 1 задерживается включение транзистора верхнего плеча, тем самым уменьшается глубина регулирования и соответственно отдаваемая мощность в2 ВЕ 11 в раз, Аналогичный процесспроисходит при выключении транзистора верхнего плеча (время ВЕЕ-Е , Фиг.2 в).За время, пока транзистор одного из плеч находится во включенном состоянии, заряжается конденсатор ин" тегрирующей цепи 19 до величины Ч (фиг, 2 д, пунктир), это напряжение прикладывается к одному иэ входов компаратора 8, а на другой его вход поступает напряжение непосредственно с объединенного выхода датчика 1 и 12 состояния, При выключении транзисторов в соответствующие моменты времени еи Е, когда напряжение на объединенном выходе датчиков 11 и 12 состояния уменьшается до значения Ч происходит переключение компаратора 18, триггера 15 и последующих элементов схемы. Время ДЕ=Е-Е, Е-Ев идеальном случае выбирается равным фактическому максимальному времени выключения транзисторов.Преобразователь постоянного напряжения по авт св 11 1265941, о т л иЕршов СоставительТехред М,Дид Корректор ожо дактор П. Ге Тираж 66 каз 36 одписно ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий035, Москва, Ж, Раушская наб., д. 4 ктная,водственно-полиграфическое предприятие, г. Ужгород, ул 3 141В силу того, что де (Ю глубина регулирования увеличивается, улучшается использование транзисторов и трансформатора и в конечном итоге увеличивается отдаваемая мощность. формула изобретения 1896 4ч а ю щ и й с я тем, что, с целью расширения области применения глубины регулирования, соединение выходов 5датчиков состояния силовых транзисторов инвертора осуществлено через введенный компаратор, первый вход которого соединен с выходами непосредственно, а второй через введенную интегрирующую цепь.