Цифровой частотный дискриминатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 43 ОЗП 13 О САНИЕ ИЗОБРЕТЕНЯСНОМУ СВИДЕТЕЛЬСТВУ Вх Вх 2 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидетельство СССРУ 504299, кл. Н 03 К 5/26, 1974. ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР 57) Изобретение относится к измериельной технике и повышает точность сравнения частот. Устр-во содержитсчетчики 2 и 4 и триггер 9. Введенысчетчики 6 и 8, эл-ты ИЛИ-НЕ 1 и 7,инверторы 3 и 5. Когда частота контролируемых импульсов (ЧКИ) находится в заданном диапазоне, на выходеустр-ва устанавливается последовательность импульсов. Когда ЧКИ меньше частоты нижнего допустимого пределана выходе устр-ва уровень логич. "0".Когда ЧКИ больше частоты верхнегодопустимого предела, на выходе -уровень логич. 1. 1 ил.Я сЕ 1ав 1 13634Изобретение относится к измерительной технике и предназначено дляиспользования в радиоэлектронных устройствах контроля и автоматическогорегулирования сравниваемых .частот.Цель изобретения - повышение точности сравнения частот.На чертеже приведена структурнаяэлектрическая схема цифрового частот Оного дискриминатора.Цифровой частотный дискриминаторсодержит первый элемент ИЛИ-НЕ 1,первый счетчик 2, первый инвертор 3,второй счетчик 4, второй инвертор 5, 1 с,третий счетчик 6, второй элементИЛИ-НЕ 7, четвертый счетчик 8 и триггер 9. Первым входом устройства является вход элемента ИЛИ-НЕ 1,Вторым и третьим входами являются соответственно входы второго инвертора 5 и второго элемента ИЛИ-НЕ7. Выходы триггера 9 являются выходами устройства.Цифровой частотный дискриминатор 25работает следующим образом.Контролируемая последовательностьимпульсов с частотой й подается напервык вход цифрового частотного дискриминатора. На второй вход поступает последовательность импульсов счастотой Гд, равной нижнему допустимому пределу контролируемой последовательности, На третий вход посту 1пает последовательность импульсов с35частотой Г в, равной верхнему допустимому пределу частоты контролируемой последбвательности.В случае, когда частота контролируемой последовательности импульсов 40находится в заданных пределах, т.е. первым произойдет заполнение четвертого счетчика 8. После заполнениячетвертого счетчика 8, возникающийна его выходе сигнал с уровнем ло;ической единицы поступает на первыйвход второго элемента ИЛИ-НЕ 7. На 5 Овыходе второго элемента ИЛИ-НЕ 7 устанавливается уровень логическогонуля, останавливающий четвертый счетчик 8. После заполнения четвертогосчетчика 8 происходит одновременнозаполнение первого и третьего счетчиков 2 и 6. После заполнения этихсчетчиков на выходе первого счетчик2 удерживается уровень логической 30 2единицы, а на вход сброса В (установочный вход) четвертого счетчика 8 поступает импульс, устанавливающий его в исходное состояние. При этом, также происходит смена состояниятриггера 9 и на его выходе устанавливается уровень логического нуля. Затем заполняется второй счетчик 4 и первый счетчик 2 устанавливается в исходное состояние. Это приводит к смене состояния триггера 9.и на его выходе устанавливается уровень логической единицы, Таким образом, в случае, когда частота контролируемой последовательности импульсов находится в зоне допустимых значений, происходит последовательная смена состояний триггера 9 и на его выходе формируется последовательность импульсов.В случае, когда частота контролируемой последовательности импульсов меньше нижнего допустимого предела, т.е. первым происходит заполнение четвертого счетчика 8. Второй счетчик 4 заполнится вторым и установит первый счетчик 2 в исходное состояние раньше момента его заполнения. Вследствие этого на выходе первого счетчика 2 будет постоянно присутствовать уровень логического нуля и переключение триггера по первому входу 1 происходить не будет, После заполнения третьего счетчика 6 произойдет установка в исходное состояние четвертого счетчика 8, что вызовет, в свою очередь, переключение триггера 9 по второму входу К в состояние логического нуля. Во всех последующих циклах это состояние не изменится.В случае, когда частота контролируемой последовательности больше верхнего допустимого предела, т.е.первым произойдет заполнение первогои третьего счетчиков 2 и 6. При этом,сигнал с выхода третьего счетчика 6установит четвертый счетчик 8 в исходное состояние раньше момента заполнения последнего. Таким образом,на выходе четвертого счетчика 8 будетпостоянно присутствовать уровень логического нуля и переключение триг363430 ся. Составитель А.КолосовТехред М.Ходанич Корректор Л,Пилипенко Редактор И.Сегляник Заказ 6378/52 Тираж 900ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4 3 1 гера 9 по второму входу К происходит не будет, После заполнения второго счетчика 4 произойдет установка в исходное состояние первого счетчика 2 и это вызовет переключение триггера 9 по первому входу 1 в состояние логической единицы. Во всех последущих циклах это состояние не изменитТаким образом, когда частота контролируемых импульсов находится в заданном диапазоне, на выходе цифрового частотного дискриминатора уста- навливается последовательность импульсов. Когда частота контролируемых импульсов меньше частоты нижнего допустимого предела, на выходе цифрового частотного дискриминатора устанавливается уровень логического нуля. Когда частота контролируемых импульсов больше частоты верхнего допустимого предела, на его выходе устанавливается уровень логической единицы. Формула изобретения Цифровой частотный дискриминатор, содержащий первый и второй счетчики и триггер, первый вход которого соь единен с выходом первого счетчика,о т л и ч а ю щ и й с я тем, что,с целью повышения точности сравнения5частот, введены третий и четвертыйсчетчики, два элемента ИЛИ-НЕ и дваинвертора, первые входы первого элемента ИЛИ-НЕ и первого инвертораобъединены и являются входом первойопорной частоты цифрового частотного дискриминатора, второй вход второго элемента ИЛИ-НЕ подключен к выходу, а выход - к счетному входу первого счетчика, вход второго инвертора является входом второй опорнойчастоты цифрового частотного дискриминатора, а выход - к счетному входу второго счетчика, установочныйвход которого соединен с его выходоми установочным входом первого счетчика, выход первого инвертора подключен к счетному входу третьегосчетчика, выход которого соединен сего установочным входом и установоч ным входом четвертого счетчика, выход которого подключен к второму входу триггера и первому входу второгоэлемента ИЛИ-НЕ, второй вход которого является входом сигнала контродиЗ 0 руемой частоты цифрового частотногодискриминатора, а выход подключен ксчетному входу четвертого счетчика.