Фазовый дискриминатор

СООЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 4 Н 03 0 3 18 МИТЕТ СССРЙ И ОТНРЫТИЙ СУДАРСТБЕННЫИО ДЕЛАМ ИЗОБРЕТ ТВУ 3965804/2414.10.8523,10.87.В.М.Иванкиивинский и621.376,55Авторское199, кл. Н(57) Изобретение относится к радиотехнике и обеспечивает повышение точности дискриминации фазы входных сигналов с малым соотношением сигнал/шум. Устройство содержит два канала,каждый из которых состоит из ключа1(2) и интегратора 3 (4) со сбросом,источник 5 опорного напряжения.Вновь введены сумматор 6, компарато-.,ЯО.1347146 ры (К) 7 и 8, формирователь 9 исов сброса, элемент 10 памяти,точник 11 разнополярных напряжеЕсли асолют. значение выходногопряжения сумматора 6 превышаетное напряжение источника 11, товыходе К 7 появляется сигнал (нмер, отрицательный перепад напрния), который, поступая на строрующий вход К 8 и управляющий вэлемента 10, разрешает К 8 сравинтегральных оценок фаз, накоплна интеграторах 3(4), и записьтата дискриминации,в элементеНа выходе устройства появляетсявень пОп либо 1, определяемыисоотношением полярности на в теризующии знак фаз1347146 Изобретение относится к радиотехнике и может использоваться к радиоизмерительной алпаратуре для определения знака разности фаз между двумя5сигналами одинаковой частоты.Цель изобретения - повьппение точности дискриминации фазы входных сигналов с малым соотношением сигнал/шум. 1На чертеже приведена структурнаяэлектрическая схема фазового дискриминатора,Фазовый дискриминатор содержитдва канала, каждый из которых состоит из ключа 1(2) и интегратора 3(4)со сбросом, источник 5 опорного напряжения, сумматор 6, первый 7 и второй8 компараторы, Формирователь 9 импульсов сброса, элемент 10 памяти,источник 11 разнополярных напряжений.Фазовый дискриминатор работаетследующим образом.На вход Фазового дискриминаторапоступает входной синусоидальный сигнал, а на управляющие входы ключей1 и 2 - опорный сигнал от источника5. Источник 5 формирует напряжениепрямоугольной Формы. Полученная последовательность импульсов используется для противофазного управленияключами 1 и 2,Таким образом, каждый полупериодопорного напряжения один из ключейоткрыт, а другой закрыт. При этоминтегратор 3 на конденсаторе накапливает заряд, пропорциональный сдвигуфазы в нечетные полупериоды, а интегратор 4 на конденсаторе накапливаетзаряд, пропорциональный тому .жесдвигу фазы, но в четные полупериодыопорного напряжения, Напряжения, пропорциональные сдвигу Фазы, но проти. воположные по знаку, с выходов интеграторов 3 и 4 поступают на противофазные входы сумматора 6 и одновременнона входы второго компаратора 8,На выходе сумматора 6 формируетсянапряжение, включающее интегральныеоценки фазы, накопленные на обоихинтеграторах 3 и 4, и дающее суммарную оценку фазы как в четные, так ив нечетные полупериоды опорного напряжения. Это напряжение поступаетна вход компаратора 7, где его абсолютное значение сравнивается с опорным напряжением. Опорные напряжения,равные по величине, но противоположные по знаку, поступают на компаратор 7 с источника 11 разнополярных напряженийВеличина опорных напряженийисточника 11 разнополярных напряженийвыбирается из соображений обеспечения необходимого быстродействия фазового дискриминатора при сохранениидостоверности дискриминации фазы нафоне импульсных и регулярных помех.0 Минимальная величина абсолютного значения опорного напряжения источника11 должна превышать уровень порогового напряжения компаратора 8, Верхнийпредел абсолютного значения опорногонапряжения источника 11 определяетсянеобходимым временем накопления интегральных оценок Фазы на интеграторах 3 и 4, гарантирующим достовернуюдискриминацию фазы при зашумленномвходном сигнале, Если входной сигналдостаточно сильный и его зашумленность невелика, то предлагаемый фазовый дискриминатор может достигатьполупериодного быстродействия. Б Если абсолютное значение выходногонапряжения сумматора 6 превышает опорное напряжение источника 11 разнополярных напряжений, на выходе компаратора 7 появляется сигнал (например, 0 отрицательный перепад напряжения),который, поступая на стробирующийвход компаратора 8 и управляющийвход элемента О памяти, разрешаеткомпаратору 8 сравнение интегральныхоценок фаз, накопленных на интеграторах 3 и 4, и запись результата дискриминации в элемент 10 памяти. Навыходе фазового дискриминатора появляется уровень "0" либо "1", опреде ляемый соотношением полярности навходе компаратора 8 и характеризующий знак фазы входного сигнала.Одновременно с поступлением настробирующий и управляющий входы ком-4 паратора 8 и элемента 10 памяти выходной сигнал поступает на формирователь 9 импульсов сброса. Последнийпо поступившему сигналу вырабатываетимпульс, длительность которого достаточна для обнуления интеграторов3 и 4. Этот импульс замыкает ключиинтеграторов 3 и 4, разряжая тем самым конденсаторы интеграторов 3 и 4соответственно, По мере обнуления ин теграторов 3 и 4 напряжение на выходе сумматора 6 уменьшается по абсолютной величине и становится меньшеопорного напряжения источника 1 разнополярных напряжений, что приводит1347146 Составитель А.КолосовТехред И.Верес, Корректор В,Бутяга Редактор Н,Тупица Заказ 5126/50 Тираж 899 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 к восстановлению на выходе компаратора 7 первоначального напряжения (положительный перепад напряжения).Компаратор 8 закрывается, на выходе5 элемента 10 памяти сохраняется определенное значение знака фазы входного сигнала, фазовый дискриминатор готов к следующему циклу работы. 10Формула изобретения Фазовый дискриминатор, содержащий два объединенных по входу канала, каждый из которых содержит последо вательно соединенные ключ и интегратор со сбросом, источник опорного напряжения, выход которого подключен к управляющим входам ключей каждого канала, отличающийся тем, 21 что, с целью повышения точности дискриминации фазы входных сигналов с малым соотношением сигнал/шум, .введены последовательно соединенные сумматор, инвертирующий и неинвертирующий входы которого подключены к выходам интеграторов со сбросом первого и второго каналов соответственно, пер" . вый компараторов и формирователь импульсов ,.аброса, выход которого подключен к входам сброса интеграторов со сбросом, последовательно соединен- ные второй компартор, первый и второй входы которого подключены к ин 1вертирующему и неинвертирующему входам сумматора, и элемент памяти, управляющий вход которого соединен со стробирующим входом второго компаратора и выходом первогокомпаратора, и источник разнополярных напряжений, выходы которого подключены к второму и третьему входам первого компаратора.