Формирователь выходного сигнала на мдп-транзисторах

,13 БРЕТЕНИ ЛЬСТВУ бесп на в М 34Г. Солод), 1978,рус.п тельс 3 К 1 СССР8,15.02.85. ЫХОДНОГО СИГНАЛА быть исполього устрой- считывания. може буфе ител имер ств 4 15 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИ(54) ФОРМИРОВАТЕЛЬ НА МДП-ТРАНЗИСТОРАХ (57) Изобретение зовано в качестве Цель изобретения - о ечение сохранения информации ыходе устройства, особенно в случае активнойнагрузки. Достижение цели осуществляется за счет изоляции при вводеданных входа выходного усилителя 3от переключаемого запоминающеготриггера 1. Этому способствует введение разделительного транзистора 8,управляемого от так же введенных инвертора 7 и разрядного транзистора9, сохранение предыдущего состояниятриггера 1 и, следовательно, выходаустройства за счет заряда, хранимогона входной емкости выходного усилителя 1 илИзобретение отцосится к импузьс - цай технике и может быть испольэовацс В :ачестве выходного буфсрцого устройства, например усилителя считыгация в ицтегральцых ЩП-мекросхемах, в частности в запоминающих устройствах. 10 15 20 25 30 35 40 45 50 55 Цель изобретения - обеспееие сохранения информации ца выходе устройства, особенца в случае активной нагрузки, например ТТЛ-схем, при вводе цлп смене данных в устройстве достигается путем изоляции при вводе данных входа выходного усилителя от переключаемого запоминающе.о триггера с помощью введсццога разделительного тра)зистора, управляемого от дополцительцо введеццых ицвертора и разрядного тпацзистора сохрацеция прсдыдущего состояния триггера и, следовательно, выхода устроыства за счс г заряда, хранимого ца входной емкости, выходцого усилителя.На чертеже изображена прпцципиальцая схема формирователя выходного сигнала ца МЦП-траезесторах. Устройс гио содержит триггер 1, ицьертор 2, выходцой усилитель 3, ключевой трацэистор 4, первый 5 и второй 6 пере - к:цочающие транзисторы, дополнительный ицвертар 7, разделительный транзистор 8: разрядный трацэистор 9.Первый выход,10 триггера 1 через первьи псрсключающий трацэистор 5 падклочен к перва зходцай шиеда 1 х а второй выход 12 треггера 1 через второй переключающий трацзис-. тор 6 подсгпоче к второй входцой шипе3 дхТ 1 эиггеэ 1 саадие пав следовательно с лочевьг Транзисторам 4СлЛу шицай 1 4 питанея и Общеи ши цай 15. Затвор ключевога трацзистара. Оаьсди;ее с естако;, азэядца 0 трацзистора 9 и еходом инцертора 2 и подкло 1 ец к гактоЗОЙ шине 16. Выход иц сэтора 2 еадклочен к затворам первого 5 и второго 6 переключаюецих трацэ;сторав и входу дополците:ьцого цвертора 7, выход когорога соединен с затвором и стоком разрядного трацэистора 9 и с затвором разГегцтезьноо транзистора 8, который включен между пе рым зыхадом0 иеве ртаЗа 1 и Вхоом 17 выходцого усилит.ля 3, выход 18 которого является Выходцой шицой устройства.На чертехе покаэац также паразит;ый оцдецсатор 19, емкость которого равна с рэс с мкостей сгса раздели -тс.Ле 1 ОГО т 1 эаэист 01 а 8 и езхОЕной емкости входного уси.птеля 3 и призедснпример коцкретцаго зыполеия выходного усиптегя 3 по трехкаскадцой схемес испо.ьзовацием первого 20 ц второго21 ицзертарав и трех последовательносоединенных парафаэцых каскадсв 22,23 и 24,Устройство работает с.едующим образом,При вводе информации в устройс.твоца тактовую шину 16 подается сигналнизкого уровня, который закрываетключевой трацзестар 4. Благодаря токучерез разрядцьй транзистор 9 эакрывается также раэделительцый транзистор 8. Состояние триггера 1 пр; этом це успевает заметно пзмециться,ца кондецсаторе 19 сохрацяется заряд, соответствушций цапряжецию на первом выходе 10 триггера 1 до момецта перекзцоч ция триггера. Отот заряд поддержевзет .о ичсскэе состояние зыходцой вины 18 устройства, поскольку его уте;ка через затворы МДП-трацзисторов эс.етов зыходцого усилите пя 3 крайце езцачительца. При этом к выходной шине 8 устройства может быть подключена лабая Нагрузка, в том числе активая, например в виде ТТЛ схем,На выходе ицвертора 2 формируется при этом высокий потецеал, который открывает переЕлорлаоьие трацэнстары 5 и 6 и поддерживает доцалцительцый ицве 1 тоэ 7 з н левом состоянии ца выходе, что удерживает разделительцый трацзистор 8 в закрытом состояци.На входные шины 11 и 13 данных подаотея взаимно дополняющие гнал 1, которые через открытые переключающие транзисторы 5 и 6 поступают ца выходы 10 и 12 триггера 1, который при этом Отключец от общей шины 15 благодаря . Пкрьггому ключевому транзистору 4.1 огЕа выходы триггера 10 и 12 в соответствии с информацией ца входных шицах 11 и 13 даццых изменят свое состояние за уровень порога цереклеочецезя риггеэа 1, ца тактовукшину 16 подается сигцал высокого уровня, ключсвой транзистор 4 открывается, подкецочая триггер 1 к Общей шине 1 э, и регецеративцыи процесс переключе ция триггера завершается.дцовремеццо на выходе ицвертора 2 формируется сигцал низкого уровня,1338055 няется Форула и за брс те н ия входам Выходцао сигите лыха еотарога является выходной ьцшай устраисгна, а исток разрядного транзстара соединен с тактовой шиной. Составитель Б. ЛементуевРедактор Л. Маковская Техред И.Ходацич Корректор С. 11 екмр Заказ 4144/55 Тираж 901 В 11 ИИИИ Государственного комитета СССР по дела. изобретений и открытий 113015, .1 аскна, Ж, Раушская наб., д. 4/5Подписцае Праизнгцг тена - пали рафическае предприятие, г. Ужгород, ул, Ираг ьая, 4 который закрьцает пере ключающе транзисторы 5 и б, атклчая входные цицы11 и 13 данных ат триггера 1 для пад -готовки их к новому циклу.Доолнительн, инвертар 7 ри этом переходит в едццичное состояние и открывает разделительный транзистор 8, а разрядный транзистор 9 закрывается, так как на ега истоке ысакий патецциал.Информационный сигнал с первого выхода 10 триггера 1, саатнетствунй его новому состоянию, передается ца вход 17 выходного усилителя 3, ка гарый срабатывает и изменяет состояние выходной шины 18 устроиства.Таким образа", в процессе ввода (записи) информации в устройство, состояние его выходной шины це измеФормировате ь выходного сигнала ца МДП-транзисторах, содержащий триггер, выходной усилитель, пнертор, ключевой транзистор, перный и второй переключаощие транзисторы, первый выход триггср через ц рый ц р ;,ючающп транзистор саед.нац с п райБхаднои ша аыха Тара ,хо,5саотетстнецна че ез тара пер кючающий транзистор - с тара 1 входной шиной данных, триггер включен пас.едавательно с клочень;и грацзстарам между шиной питания и общей цна, 10 затвор ключевого транзистора подклю-,чен к тактовой шине и входу игсртора, выход которого соединен с затворами первого и второго переключающих транзисторов. о т л и ч а ю щ и й 15 с я тем, чта, с целью сохраненияинформации на выходе устройства привводе данных, в него вве;ецы даполцитсле нь инвертар. разрядньразделительный трацзстары, причем выход 20 ицвертара саелицец с вхаал дополцительного ;цнертара, выход которогог.адключен к затвору и стоку разрядного транзистора и затвору разделительного транзистора, который нклю чец между первым выходам триггера и