Устройство для селекции сигналов по форме

(51)4 Н 03 К 5/ 01 К 2 ПИСАНИЕ ИЗОБРЕТЕНИВТОРСКОМУ СВИДЕТЕЛЬСТВУ ти АЛО ожет быть исп ах пэвьпценнэй Пель изэбрете поия СУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Азербайджанский институт неи химии им. М,Азизбекова(56) Авторское свидетельство СССУ 546828, кл. С 01 К 29/02, 1975Авторское свидетельство СССР1 350153, кл. Н 03 К 5/26, 1969(54) УСТРОЙСТВО ДЛЯ СЕЛГКЦИИ СИПО ФОРМЕ(57) Изобретение мзэванэ в ус " твмехэустэйчи е быстродействия устройства.р во содержит ильтр 1 нижних частот, линию 2 задержки, блоки 8-11 вычитания, блоки 12-15 выделения модуля, блок 16 суммирования, индикатор 19 и источник 20 опорного напряженияВ блоках 3-7 деления происходит деление напряжения на отводах линии 2 задержки на пульсирующие дискретные значения эталонного сигнала. В момент, почти совпадающий с моментом совпадения фаз на выходах блоков 3-7 деления, получаются напряжения, соответствующие отношению /К. Эти напряжения поступают на входы блока ИЛИ-НЕ 17, на выходе которого Формируется нулевой сигнал, поступающий на вход блока 18 суммирования, 1 ил.Изобретение относится к измерительной технике и может бьть использовано в устройствах поги,пеой помехоустойчивости,Цель иэобреения - повее быстродействия,Па чертеже изображена функциональная схемд устройств,.Устройство содержит Фильтр 1 ниж- сних частот, линию 2 задержки, блоки3-7 деления, блоки 8-11 вычитания,блоки 12-15 выделения модуля, блок16 суммирования, мцоговходовый логический блок 17 ЦИ-ПГ, дополнитель- Бный блок 18 суммировдия, шдикдтор9, источник 20 опорного цдпряжения,Вход фильтра 1 нижних ч,и тот соединен с вхого Устрс 1 йствд, его гход соединен с входом лицин 2 эддержки. Отводы лицин 2 задержки соединены с соответствующими входдья блоков3-7 деления, вторые цхо ы которыхсоединець с соотвс тстцуючими выходами источника 20 опсрцого цдпрлжеция,Выход первого блока 3 деления соединен с одним иэ вхсдоц первого блока8 вычитания. Бьход второго блокд Г деления соедшец с вторым вхоом гервогоблока 8 Вьчитдцил и одим из входов 10второго блока 9 ги читдция, Выход третьего блока 5 декепл соедшец с вторым входом второго блокд 9 вычитдшли одним из входов третьего блока 1 Овычитдния. Бьход четвертого блока 6деления соединен с вторым входом тре -тьего блока 10 1 тспп и одним извходоц четвертого блокд 11 вьчитдцилВыход плтого блока 7 делецил соединенс вторым входом 1 ствертоо блока 11 ,1вычитания, Входы блоков 12-15 вьделеИя модуля сосицепь с якходми соотвегствующих блскон 8 - 11 нычитдшя,Входы блокд 1 сое;ппецы с входмсоответстнукюих 6 локов 12 - 15 вь;еления модуля. Бглод дополнительного блока 18 соединен с: входом ицдикдторд19. Входы логического блокд 17 1 ЦБ 1-П:сседпены с ььходдми соотетс твующихблоков 3-7 деления, 11 ыход логического блока 17 сое;шцец с одним из входов дополнител,цого блока 18 торовход которого ссединен с входок блока 16,УстросГво рс 1 пот де т сле;ую." Об - 55разом.Входной сигцд: поступдет цд входфильтра 1, ц к гором подавляютсясостдглличе г ,сточ дми выще Р,. Пр прохождении этого сигнала вдоль лицин 2 задержки цдпряжения д ее отводах равны эцдчециям этого сигналаотсчитьваемым через ицтервдлы сС. Бс:лучае, когдд поступдсщ сигцдл точно совпдддет с эталонным, цо отличаетсл по амплитуде в К рдз, цдпряжецил нд отводах линии 2 задержки в момецт совпадения его фдэы с фазой эталонного сигнала рдвны Г = К 11,. Вблоках 3-7 деления происходит деление цдпряжсции нд отводах лшии 2 задержки (П, ) цд пульсруюие дискретые значения эталонного сигнала (П гц).Б момецт, почти совпадающий с моментом совпадения фдз цд выходдх блоков3-7 деления, получаются напряжения,соответствуючие отношению 1/К (или К)Оти цдпрлжеция поступдют нд входылогического блока 17 ИЛИ-ПЕ, на выходе которого формируется нулевойсигнал, поступич ца один из входовблока 18 суммиров;шия, Гигналь делешя одновременно попарно поступаютна вход блоков 8-1 вычитания. Приэтом цд выходах последних напряженияравны нулю. Поскольку нд входах обоих блоков 16 и 18 суммирования нулевые напряжения, индикатор 19 фиксирует поступление селектируемого сигцдлдПри постулеци сигнала, не совпадающего по форме с эталонным, нд входах некоторых блоков 8-11 вычитаниярдэцостцые напряжения равны нулю имогут иметь различные знаки, Эти напряжения в блоках 12-15 выделения модулей приводятся к одному знаку и поступают ца входы блока 18 суммирования, с выхода которого суммарное напрлжение поступает ца вход блока 18суммирования, входные сигналы не фиксируются,При отсутствии входного сигналанапряжения ца отводдх линии 2 задержки и тем самым цд выходах блоков 3-7деления равны нулю. При этом ца выходе блока 17 Р 1 И-ПЕ напряжение соответствует "1 , поступающей на входблока 18 суммирования, Благодаря этому, при отсутствии сигнала на входеиндикатор 19 не фиксирует нулевоенапряжение на выходе блока 18 суммирования. Формула изобретенияУстройство для селекии сигналовпо форме, содержащее фильтр нижних1338038 Составитель Б.ВеремейкинРедактор Н.Кнштулинец Техред И,Дидык Корректор К,Шароши Заказ 4143/54 Тираж 901 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5, частот, линию задержки с отводами, блоки вычитания, число которых на единицу меньше числа отводов линии задержки, блок суммирования, блок выделения модуля, индикатор и источник опорного напряжения, н котором вход фильтра нижних частот соединен с входной шиной, а его выход соединен с входом линии задержки с отводами, выходы блоков вычитания соединены с входами соответствующих блоков выделения модуля, выходы которых соединены с соответствующими входами блока суммирования, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены блоки деления, число которых равно числу отводов линии задержки, многовходовый логический блок ИЛИ-НЕ и дополнитель- р ный блок суммирования, причем первые входы блоков деления соединены с соответствующими отводами линии задержки, вторые входы блоков деления соединены с соответствующими выходамиисточника опорного напряжения, выходпервого блока деления соединен с одним из входов первого блока вычитания, а выход каждого последующегоблока деления соединен с вторым входом предыдущего блока вычитания и одним из входов последующего блока вычитания, входы логического блока ИЛИНР соединены с выходами соответствующих блоков деления, выход блокаИЛИ-НЕ соединен с вторым входом дополнительного блока суммирования, первый вход которого соединен с выходомблока суммирования, а выход дополнительного блока суммирования соединенс входом индикатора,