Преобразователь кодов

,ЯО 133 04 НОЗ 0 ОПИСАНИЕ ИЗОБРЕТЕНИЯ кой кибернетик Золотоионин Шпилели кодов, 3, с. 45-64 ство СССР 7/00, 1985. М СЬ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИ ЕТЕЛЬСТ(71) Институт техничесАН БССР(57) Изобретение относится к областивычислительной техники и может бытьиспользовано для преобразования табличных кодов. Целью изобретения является упрощение устройства. Постав-ленная цель достигается тем, что впреобразователь кодов, содержащийблок памяти 2 и сумматор по модулю 4,введены счетчик 1 и группа элементовИ 3, первые входы которых являютсяинформационными входами преобразователя, вторые входы соединены с вьходами блока памяти 2, адресные входыкоторого соединены с выходами счетчика 1, а выходы элементов И группысоединены с входами сумматора поодулю два 4. 1 ил.1336247 Изобретение относится к вычислительной технике и может быть использовано для преобразования табличныхнеизбыточных кодов.Цель изобретения - упрощение устройства.На чертеже представлена функциональная схема преобразователя кодов.Преобразователь кодов содержитсчетчик 1, блок 2 памяти, группу элементов И 3, сумматор 4 по модулю два.Причем тактовый вход счетчика 1 является тактовым входом устройства,информационным входом которого являются первые входы элементов И 3 группы,выход сумматора по модулю два являетсяинформационным входом устройства.Счетчик 1 - двоичный счетчик, имеющий коэффициент пересчета п. В качестве блока 2 памяти можно использоваТь любое полупроводниковое ОЗУ илиПЗУ с произвольным доступом. Сумматор4 по модулю два имеет и входов,Работа предлагаемого преобразователя основана на следующих математических соотношениях.Задача упорядочения входных/выходных отсчетов эквивалентна некоторому преобразованию С адресного входа Ь. Пусть код Ы задан в позиционной системе счисления по основанию 2и может быть записан в виде(4) С(110)= Для перехода от прямого двоичного40 кода к обратному двоичному коду при п = 3 С(100) = 001(6) С(110) = О 1 О 100 Требование мультьпликативности преобразуемых кодов 1 накладывает определенные ограничения на выбор преобразования С, Пусть- некоторый код, который необходимо преобразовать в код Х, а С : Б Б - некоторое взаимно однозначное отображение Б на .себя, где Б в , множество целых чисел от 0 до 2 -1.Множество Б = 0,1,2, .2 с операцией поразрядного сложения по модулю два является векторным пространством над полем Р = 1 0,1 с операциями: в качестве сложения ИСКЛЮ 1 АКЩЕЕ ИЛИ и в качестве умножения конъюнкция. Базис векторного пространства Б образуют числа вида 2 (К = О,п) и, следовательно, действие С на Б, а также действие С на Б полностью определяется действием С (или С ) на элементы вида 2 и в силу соотношения мультипликативности преобразуемых кодов, определяемое как С (сЖХ) = С,с ) Я С(Х),где- сложение по модулю два.Так, например, для перехода от прямого двоичного кода к коду Грея прии = 3 С(001) в (001) , С(010) -011С (100) = 110 соответствующая матрица будет иметьвид К-я строка которой есть двоичноепредставление С(2 ) записанное вйобратном двоичном порядке. Т.е, дляЮ = 110 будет иметь336247 Можно построить аналогичным образом матрицы С размерности и х и для различных преобразований кодов, являющихся мультипликативными (2).Преобразователь кодов работает следующим образом. 10 Формула изобретения Составитель М.АршавскийРедактор С. Патрушева Техред И.Попович Корректор С. Шекмар Заказ 4055/56 Тираж 901 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5(Ох)9(1 х 1)(+)(ОхО), (1 х 1)9(Ох 1)8(ОхО)3=- (011) В исходном состоянии счетчик 1 обнулен. В блоке 2 памяти записана матрица преобразования С (например, 15 (3) или (5). На информационный вход устройства поступают разряды кодакоторые перемножаются с первой строкой матрицы С, которая поступает на вторые входы элементов И 3, и 20 суммируются по модулю два сумматором 4, на выходе которого .будет сформирован первый разряд кода ХДалее по следующему тактовому импульсу счетчик 1 увеличит свое состояние на 25 "1", на выход блока 2 памяти поступит следующая строка матрицы преобразования С и на выходе устройства будет сформирован следующий разряд кода Х;, и т.д. По и-му такту на 30 выходе сумматора 4 по модулю два будет сформирован последний разряд кода Х . По следующему такту счетчик 1 обнуляется и на вход устройства можно подавать следующий код Ы., и т,д.Для формирования всех и-разрядов кода Х необходимо присутствие на информационных входах устройства кода Ы в течение и тактов.Таким образом, предлагаемое устройство позволяет осуществлять преобразование мультипликативных кодов, требуя для этого в и раз меньшего объема памяти по сравнению с известным. Преобразователь кодов, содержащий блок памяти и сумматор по модулю два, о т л и ч а ю щ и й с я тем, что, с целью упрощения устройства, он содержит группу элементов И и счетчик, тактовый вход которого является тактовым входом преобразователя, информационные входы которого соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с соответствующими выходами блока памяти, адресные входы которого соединены с соответствующими выходами счетчика, а выходы элементов И группы соединены с соответствующими входами сумматора по модулю два, выход которого является выходом преобразователя.