Адаптивный дельта-модулятор

(19) (11 2522 1)4 НОЗ К всюсожзщ13 "пм,13сввлещ Н адочное сковская ин, С.А.М ство СССР 02; 1984. еОСУДАРСТНЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЭ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к автоматике и технике связи. Использованиеизобретения в различных системах передачи данных позволяет повыситьточность работы дельта-модулятора путем уменьшения искажений по перегрузке. Адаптивный дельта-модуляторсодержит компаратор 1, О-триггер 2,.полусумматор 3, счетчик 4 задержки.реверсивный счетчик 6, управляемыеключи 7, резистивную матрицу 8 и интегратор 9. Введение управляемого длителя 5 частоты обеспечивает сохранение большой крутизны приращенийпри больших уровнях сигнала. 1 ил.Изобр тение относится к автоматике и технике связи, может быть использовано в различных системах передачи данных и является усовершенствованием изобретения по авт. св. У 1246379.Цель изобретения - повышение точности работы устройства путем уменьшения искажений по перегрузке.На чертеже приведена функциональная схема адаптивного дельта-модулятора.Адаптивный дельта-модулятор содержит компаратор 1,0-триггер 2, полу- сумматор 3, счетчик 4 задержки, управляемый делитель 5 частоты, реверсивный счетчик 6, управляемые ключи 7, резистивную матрицу 8 и интегратор 9. На чертеже обозначены информационный и тактовый входы 10 и 11 и выход 12.Адаптивный дельта-модулятор работает следующим образом.На первый вход компаратора 1 с входа 1 О поступает входной аналоговый сигнал, одновременно на второй вход, к которому подключен интегратор 9, поступает аппроксимирующее напряжение, определяемое тем, какие из ключей 7 коммутируют выводы реэистивной матрицы 8. Сигнал ошибки, возникающий при сравнении входного аналогового сигнала и аппроксимирующего напряжения, квантуется по уровню компаратором 1 и поступает на первый вход полусумматора 3 и на инФормационный вход О-триггера 2. С выхода О-триггера 2 информация поступает на общую точку резистивной матрицы 8 для управления полярностью приращений и на второй вход полусумматора 3, где происходит логическое сложение по четности информации, образуемой на выходе компаратора 1, с задержанной на такт информацией с О-триггера 2.В случае одинакового значения информационных сигналов (нарастание или убывание входного аналогового сигнала) полусумматор 3 выдает сигнал разрешения счета в счетчик 4 задержки. Длительность счета (времени задержки) счетчика 4 задержки устанавливается заранее в зависимости от целевого назначения дельта-модулятора. По достижении счетчиком 4 задержки установленного значения он блокируется по запрещающему входу и50 формула изобретения Адаптивный дельта-модулятор, по авт.св.Р 1246379, о т л и ч а ю - щ и й с я тем, что, с целью повышения точности работы устройства путем уменьшения искажений по перегрузке, введен управляемый делитель частоты, счетный и управляющий входы с, 10 15 20 25 30 35 40 45 с его выхода поступает сигнал разрешения счета на управлякщий вход реверсивного счетчика 6. Этот же сигнал устанавливает на управляемом делителе 5 частоты коэффициент деления, равный единице. Таким образом,поступающие на счетный вход делителя5 импульсы с тактового входа 11транслируются на счетный вход реверсивного счетчика 6, которому разрешен счет в ключ. Изменение числа вреверсивном счетчике 6 приводит кизменению положения ключей 7 и,следовательно, к изменению суммарного значения сопротивления реэистивной матрицы 8, т.е. к изменению постоянной времени интегратора 9.В результате происходит приращение аппроксимирующего напряженияс соответствующей амплитудой и полярностью.В случае последовательности информационных сигналов разного значения отсутствие изменения входного аналогового сигнала) на выходе полусуиматора 3 формируется сигналлогической единицы, обнуляющий счетчик 4 задержки. При этом в управляе - мом делителе 5 происходит изменение коэффициента деления на заданное установленное число (п),а в реверсивном счетчике 6 устанавливается вычитающее положение счета, что приводит к уменьшению записанного числового кода с частотой, в и раз меньшей тактовой частоты, Таким образом, уменьшение величины числового кода в реверсивном счетчике 5 происходит в выбранное количество раз медленнее, что позволяет сохранить большуюкрутизну приращений при больши.; уРовнях сигнала.Таким образом, уменьшаются искажения по перегрузке при резких изменениях входного сигнала, что приводит к повышению точности в работеадаптивного дельта-модулятора.1332522 чика. Составитель О.РевинскийРедактор Н.Лазаренко Техред Л,Сердюкова Корректор Е.Рошко Заказ 3848/55 Тирах 901 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д.4/5 Производственно-полиграфическое предприятие, г.укгород, ул. Проектная, 4 которого подключены соответственнок тактовому входу устройства и к выходу счетчика задержки, выход управляемого делителя частоты соединен со счетным входом реверсивного счет-