Устройство синхронизации

(51) 4 Н 03 1 7/О АНИЕ ИЗОБРЕТЕНИКОМУ СВИДЕТЕЛЬСТВУ датОРС еволин ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Уральский политехнический институт им. С, М. Кирова(57) Изобретение м.б. использовано всистемах выделения опорного колебания. Цель изобретения - повышениебыстродействия при дискретно-изменяющейся частоте входного сигнала.Устр-во содержит перестраиваемый генератор 1, фазовый детектор 2, дифференцирующий блок 3, формирователь(Ф) 4 сигнала направления счета, ре"версивный счетчик 5, преобразователь6 цифра-аналог, сумматор 7, управляемый полосовой фильтр 8, АЦП 9,генератор 10 импульсов, Ф 11, эл-т12 задержки, Ф 13 блокирующих импульсов, фильтр 14 нижних частот.В устр-во введены усилитель 15 постоянного тока, пропорционально-интегрирующий фильтр 16, сумматор 17,блок 18 передачи кода, накопительпреобразователь 19. Генератор 1 О может выполняться синхронизируемым отвнешнего устр-ва и может отключаться после окончания в устройстве пе-реходного процесса. 1 ил.287 Формула 1327Изобретение относится к радиотехнике и может использоваться в системах выделения опорного колебания.Цель изобретения - повышение быстродействия при дискретно-иэменяющей 6 ся частоте входного сигнала.На чертеже представлена структурная электрическая схема устройства синхронизации, 10Устройство содержит перестраива" емый генератор 1, фазовый детектор 2, дифференцирующий блок 3, формирователь 4 сигнала направления счета (ФНС), реверсивный счетчик 5, преобразователь 6 циФра-аналог (ПЦА), первый сумматор 7, управляемый поло- совой фильтр 8 (УПФ) аналогово-цифровой преобразователь 9 (АЦП), генератор 1 О импульсов, формирователь 11, элемент 12 задержки, формирователь 13 блокирующих импульсов (ФБИ), фильтр14 нижних частот (ФНЧ), усилитель 15 постоянного тока (УПТ), пропорционально-интегрирующий фильтр 16 (ПИФ), второй сумматор 17, блок 18 передачи кода (БПК), накопитель-преобразователь 19.Устройство работает следующим образом. 0иПри изменении несущей частоты входного сигнала на выходе фазового детектора 2 имеются биения с разностной частотой, которые в дифференцирующем блоке 3 и ФНС преобразуются в35 импульсы, поступающие на соответствующий вход реверсивного счетчика 5. Изменение хода реверсивного счетчика 5 происходит в сторону уменьшения частотного рассогласования между сравниваемыми в фазовом детекторе сигналами по цепи: первый сумматор 7, ФНЧ 14, второй сумматор 17, управляющий вход перестраиваемого генератора 1. Изменяющийся код на выходе реверсивного счетчика 5, преобразованный в ПЦА 6 поступает на первый вход первого сумматора и с его выхода на вход УПФ 8. При поступлении очередного импульса с второгоВО выхода генератора 10 ФБИ 13 разрешает прохождение изменяющегося сигнала с выхода УПФ 8 на вход АПП 9. После окончания импульса в ФБИ 13 УПФ 8 закрывается и сигнал на его выход не проходит, Моменту окончания импульса55 в генераторе 10 соответствует формиро. вание импульса в формирователе 11, который поступает на вход разрешения преобразования в АЦП 9 и на элемент12 задержки. В момент окончания импульса в генераторе 1 О на входе АЦП 9напряжение соответствует частотнойошибке между сравниваемыми сигналамив фазовом детекторе 2. Это напряжениепреобразуется в цифровой код и черезБПК 18 при поступлении на его входразрешения импульса с выхода элемента 12 задержки, передается в накопитель-преобразователь 19. В накопите"ле-преобразователе 19 происходит суммирование выходной информации БПК 18с содержимым накопителя и последующим преобразованием результата суммирования в аналоговый сигнал, поступающий на третий вход второго сумматора 17, а затем на управляющий входперестраиваемого генератора 1. Аналоговый сигнал на выходе преобразователя-накопителя 13, пропорциональныйчастотной ошибке в системе синхронизации, поступает через второй сумматор 17 на управляющий вход перестраиваемого генератора и уменьшает ошибку в устройстве до величины полосыудержания точного канала управлениячастотой, содержащего УПТ 15 и ПИФ 16,Далее в устройстве происходит подстройка частоты перестраиваемого генератора 1 с точностью до фазы, какв обычной системе фазовой синхронизации Отметим, что после завершенияпереходного процесса в устройствепеременное напряжение, поступающеена вход АЦП 9 на время открыванияУПФ 8, равно нулю, поэтому содержимоенакопителя-преобразователя в дальнейшем не изменяется. Генератор 10 может выполняться синхронизируемымот внешнего устройства, и может отключаться после окончания в устройстве переходного процесса. изобретения Устройство синхронизации, содержащее соединенные последовательно перестраиваемый генератор, фазовый детектор, второй вход которого является входом устройства синхронизации, дифференцирующий блок, формирователь сигнала направпения счета, реверсивный счетчик, преобразователь цифра" аналог, первый сумматор, управляемый полосовой фильтр и аналого-цифровой преобразователь, а также последовательно соединенные генератор импульЗаказ 3399/55 Тираж 901 Подписноеф ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 3 13 сов, Формирователь и элемент задержки, причем выход формирователя соединен также с входом разрешения аналого-цифрового преобразователя, формирователь блокирующих импульсов, выход которого соединен с управляющим входом управляемого полосового фильтра, а вход подключен к инверсному выходу генератора импульсов, и фильтр нижних частот, вход которого соединен с выходом первого сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при дискретно-изменяющейся частоте входного сигнала, между выходом фазового детектора и управляющим входом перестраиваемого генератора включены последовательно соединенные уси- литель постоянного тока, пропорционально-интегрирующий Фильтр и второй сумматор, причем второй вход сумматора соединен с выходом фильтра нижних частот, а между выходом аналогоцифрового преобразователя и третьим 10 входом сумматора включены соединенныепоследовательно блок передачи кода и накопитель-преобразователь, при этом выход элемента задержки подключен к входу разрешения блока передачи колб да, второй вход второго сумматораподключен к выходу фазового детектора.