Цифроаналоговый преобразователь

)9) Б 1/66 ц 4 Н 1, Р 4; ОПИСАНИК АВТОРСКОМ Е ИЗОБРЕТЕ ЕТЕЛЬСТВУ исее ельство СС1/66, 198 ство СССР 1/66, 198 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования цифровых величин в аналоговые. Цель изобретения - повышение быстродействия. Цифроаналоговый преобразователь содержит входные шины 1, регистр 2, первый блок 3 постоянной памяти, цифроаналоговый преобразователь 4 на основе избыточного измерительного кода, выходную шину 5, второй и третий блоки 6, 7 постоянной памяти, блок 8 суммирования, элемент 9 ИЛИ, шину 10 записи. Введение блоков 6, 7, 8, элемента ИЛИ 9 и изменение связей обес- сЖ печивают повышение быстродействия за счет выполнения преобразования эа один такт времени. 1 ил,С:и = 1 окН,а в коде с произвольным основанием А. для представления этого же числа И 40 потребуется и разрядов, где и равно,Для Ы= 1,618 и" = 1,44 и. 45 Двоичная разрядная сетка разбивается на две примерно равные части, т.е. щ = и/2, Разрядная сетка избыточного измерительного кода разбивается в зависимости от разбиения разрядной сетки входного кода таким образом, чтобы 50 1 и 2 и - в = (и - щ) 1 и с( т.е. диапазоны представления чисел младшими (и-щ) разрядами двоичного Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования цифровых величин в аналоговые.Цель изобретения - повышение быстродействия.На чертеже приведена функциональная схема цифроаналогового преобразоватепя, 10Цифроаналоговый преобразователь содержит входные шины 1, регистр 2, первый блок 3 постоянной памяти, цифроаналоговый преобразователь 4 на основе избыточного измерительного ко да, выходную шину 5, второй и третий блоки 6 и 7 постоянной памяти, блок 8 суммирования, элемент ИЛИ 9, шину 10 записи.Цифроаналоговый преобразователь 20 работает следующим образом.На информационные входы регистра 1 поступает и-разрядный двоичный код. Выходы регистра 1 разбиваются на группу старших щ и младших (и-в) раз рядов. Входы и-разрядного цифроаналогового преобразователя 4 на основе избыточного измерительного кода разбиваются на группу старших щи младших (и"-в) разрядов. При выборе 30 параметров щ, и , в необходимо учитывать, что для представления заданного числа И в избыточном двоичном позиционном коде требуется и разрядов, причем35кода и (и- щф) разрядами избыточного измерительного кода должны быть равными. Старшие с и-го по (и-в+1)-й разряды входного кода Кс помощью первого блока 3 постоянной памяти преобразуются в старшие с и -го по (и" -в +1) -й разряды рабочего кода КРСтаршие с и-го по (и-в+1)-й разряды кода Кз с помощью второго блока 6 постоянной памяти преобразуются в двоичный код раэнбсти весов единичных разрядов старших групп входного Кп и рабочего К Б кодов. Код с выхода блока 6 с помощью блока 8 суммирования суммируется с группой младших (и-в) разрядов кода Ки поступает. на вход блока 7, с помощью которого формируются младшие (и- в ) разряды кода КраБ, (и -в+1)-й разряд кода Каб определяется при помощи элемента ИЛИ 9 в результате логического сложения младшего разряда блока 2 и старшего разряда блока 7. Код с выходов блоков 3, 7 и 9 поступает на вход цифроаналоговый преобразователь 4, в результате чего на выходной шине 5 устройства появляется аналоговая величина, соответствующая двоичному коду КпПовышение быстродействия достигается эа счет параллельного принципа при преобразовании и-разрядного входного двоичного кода Кв и-раз-, рядный рабочий код К а 6.Формула изобр ет ения 55 Цифроаналоговый преобразователь, содержащий регистр первый блок постоянной памяти и цифроаналоговый преобразователь на основе избыточного измерительного кода, выход которого является выхоцной шиной, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия, введены второй и третий блоки постоянной памяти, элемент ИЛИ, блок суммирования, первые входы которого подключены к соответствующим выходам младших разрядов регистра, вторые входы подключены к соответствующим восходам второго блока постоянной памяти, выходы подключены к соответствующим адресным входам третьего блока постоянной памяти, выходы младших разрядов которого подключены к соответствующим входам группы младших разрядов цифроаналогового преобразователя на основе изСоставитель В.ПершиковТехред И.Попович Корректор М.Пожо Редактор Е.Папп Заказ 3125/56 Тираж 901 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 13257044быточного измерительного кода, стар- к соответствующим выходам старших ший разряд подключен к первому входу разрядов первого блока постоянной элемента ИЛИ, второй вход которого памяти, адресные входы которого объеподключен к выходу младшего разряда динены с соответствующими адресными первого блока постоянной памяти, вы-входами второго блока постоянной паход подключен к входу младшего раз- мяти и подключены к соответствующим ряда в группе старших разрядов циф- выходам старших разрядов регистра, роаналогового преобразователя на ос- информационные входы которого явля- нове избыточного измерительного ко 10ются входными шинами преобразуемого да, входы старших разрядов в группе кода, управляющий вход является шиной старших разрядов которого. подключены записи.