Устройство обнаружения факсимильных фазовых импульсов

""%Г 7,р ОПИСАНИ К АВТОРСКОМУ РЕТЕНИ ЕЛЬСТВ илько СО СИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОИСТВО ОБНАСИМИЛЬНЫХ ФАЗОВЫХ(57) Изобретение можетв системах синхронизацинеподвижных изображенийвершенствованием устр-ва1188903. Цель изобретение времени обнаруженияжит формирователь 1 имнакопитель 2, триггеры 3,И 5, 6, 13, коммутатор 7 имты ИЛИ 11, 14,ннвертортель 1 состоит из элементторов 2 - 23. Коммутатор во СССР 6, 1985.РУЖЕНИЯ ФАКИМП УЛЬСОВ использоваться и при передаче и является усопо авт. св. ния - уменьшеУстр-во содерпульсов сброса, 4, 15, элементы пульсов, элемен. Формироваа И 20 и инвер состоит из элементов ИЛИ 16, И 17, 18 и инвертора 9. Отсчеты интервалов времени с накопителя 2 поступают на элементы И 5, а отсчет (р - на элемент И 13. При отсутствии импульсов на входной шине 8 на других входах элемента И 13 присутствуют , После отсчета интервала Ср импульс с элемента И 13 через элемент ИЛИ 6 поступает на формирователь 1, который формирует сигнал сброса накопителя 2. Т. обр, ведется поиск входных импульсов длительностью больше бакр . Если длительность входного импульса больше ,р, то через интервал ,р сработает триггер 15 и его запирающий потенциал блокирует сброс накопителя 2 от любых импульсов на определенное время. После окончания этого интервала на триггер 3 подается им-пульс длительностью Г и если в этот момент на его счетном входе появится положит. перепад от входного импульса, то сработает триггер 3 и устр-во начнет формировать С, фазовую последовательность. Введены элементы 11 - 15, 2 ил.40 45 50 55 1Изобретение относится к области передачи неподвижных изображений, может быть использовано в системах синхронизации, и является усовершенствованием устройства по авт. св.1188903.Цель изобретения - уменьшение времени обнаружения.На фиг, 1 представлена электрическая структурная схема устройства обнаружения факсимильных фазовых импульсов; на фиг. 2 - временные диаграммы, поясняющие его работу. Устройство обнаружения факсимильных фазовых импульсов содержит формирователь 1 импульсов сброса, накопитель 2, первый 3 и второй 4 триггеры, первый 5 и второй 6 элементы И, коммутатор 7 импульсов, входную шину 8, выходную шину 9, установочную шину 10, первый элемент ИЛИ 11, инвертор 12, третий элемент И 13, второй элемент ИЛИ 14, третий триггер 15. Коммутатор 7 импульсов содержит элемент ИЛИ 16, первый 17 и второй 18 элементы И, инвертор 19. Формирователь 1 импульсов сброса содержит элемент И 20, первый 21, второй 22 и третий 23 инверторы. Накопитель 2 выполнен в виде счетчика 24.Устройство обнаружения факсимильных фазовых импульсов работает следующим образом.После снятия сигнала начальной установки с установочной шины 10 на выходной шине 9 формируется уровень логического нуля (фиг, 2 б). Это связано с подачей уровня логического нуля с выхода первого триггера 3 на вход второго элемента И 6. Этот уровень существует до срабатывания первого триггера 3. До этого времени с выходов первого триггера 3 на управляющие входы коммутатора 7 импульсов поступают уровни логического нуля и логической единицы, разрешая прохождение через него на вход формирователя 1 импульсов сброса положительных импульсов с информационного входа.Короткие положительные импульсы с выхода формирователя 1 подаются на вход накопителя 2, устанавливая его в нулевое состояние, Необходимые для счета импульсы с частотой 1, подаются на счетный вход накопителя 2 (фиг. 2 г). Отсчеты интервалов времени с накопителя 2 поступают на первый элемент И 5, а отсчет, равный х (положительный перепад), поступает на вход третьего элемента И 13, При отсутствии входных импульсов на входной шине 8 на других входах третьего элемента И 13 присутствует уровень логической единицы (фиг, 2 д). После отсчета накопителем 2 интервала 1 р положительный перепад по 5 10 15 20 25 30 35 2дается на вход третьего элемента И 13 (фиг, 2 в) и с его выхода через элемент ИЛИ 16 коммутатора 7 поступает на вход формирователя 1. При этом накопитель 2 сбрасывается и счет начинается заново, т.е. ведется поиск входных импульсов с длительностью больше % . При этом входные импульсы короче 1 меняют лишь начало отсчета в накопителе 2, но не влияют на состояние третьего триггера 15. Если длительность входного импульса больше 1, то через интервал времени 1 р срабатывает третий триггер 15 за счет подачи на его входы уровня логической единицы и положительного перепада после отсчетанакопителем 2. С этого момента с его выхода подается запирающий потенциал на вход формирователя 1, блокируя сброс накопителя 2 от любых импульсов на время Т, - , - ч /2, так как после этого осуществляется разблокировка формирователя 1 путем возврата третьего триггера 5 в исходное состояние (фиг. 2 ж). Происходит это от положительного импульса (фиг. 2 е), который появляется через интервал времени Т, в (, /2, считая от переднего фронта предполагаемого фазового импульса (фиг. 2 а, импульс 2), При этом, если в момент подачи этого импульса длительностью 1. на вход первого триггера 3 на его счетном входе появляется положительный перепад от входного импульса, то первый триггер 3 срабатывает, с этого момента переводит устройство на выработку фазовой последовательности с периодом Т, и смешением начальной фазы не более, чем на +1./2. Входные импульсы из канала связи запираются коммутатором 7 за счет подачи на его вход соответствующих логических сигналов.Формула изобретения Устройство обнаружения факсимильных фазовых импульсов по авт. св.1188903, отличающееся тем, что, с целью уменьшения времени обнаружения, введены последовательно соединенные первый элемент ИЛИ, первый вход которого соединен с входной шиной устройства обнаружения факсимильных фазовых импульсов, инвертор и третий элемент И, выход которого соединен с дополнительным входом коммутатора импульсов, а также последовательно соединенные второй элемент ИЛИ, первый вход которого соединен с установочной шиной устройства обнаружения факсимильных фазо. вых импульсов, и триггер, первый выход которого через второй вход первого элемента ИЛИ подключен к его второму входу, второй выход соединен с дополнительным входом формирователя импульсов сброса, а третий вход объединен с вторым входом третьего элемента И и соединен с соответ1319314 ствующим выходом накопителя, второй вход второго элемента ИЛИ соединен с выходом второго триггера, а третий вход соединен с первым выходом первого триггера. Фиг Составитель Э.Техред И. ВересТираж 638митета СССР по дЖ - 35, Раушскское предприятие Редактор Н. Тупица Заказ 2534/57 ВНИИПИ Государственного к 113035, Москва,Производственно-полиграфич