Устройство ввода дискретных сигналов

(2 ) 3973525/24 (22) 06.11.85 (46) 23.06,87. Б (72) К. Н. Др и А. А. Лелис (53) 621.394,662 (56) Емельянов редача дискретн дио и связь, 19Авторское св924885, кл, 23 к, В, А. Клиши. Пе: Ра(54) УСТ Р НЫХ СИГН (57) Изобрет и обеспечива собности. Ус щей стороне пульсов, дел счетчик 7, э инвертор (У рования 11, тель 12, блок ОЙСТВО ВВОАЛОВение относитсяет повышениетройство содер1 датчик 4 ститель 5, блоклемент И-НЕИ) 9, регистр 1а на приемнойсинхронизаци ДИСКРЕТк технике связи пропускной спожит на передаюробирующих импамяти (БП) 6, 8, управляемый 0 и блок стробистороне 2 дели- и 13, регистр 14,УДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ А ВТОРСКОМУ СВИДЕТЕЛЬСТ дешифратор 15, УИ 16, триггер 17, датчик стробирующих импульсов 18, блок 19 выделения огибающей серий импульсов, коммутатор 20. На вход устройства поступает дискретный сигнал. Сформированная из него в блоке стробирования 11 импульсная последовательность поступает на счетчик 7. Информация о количестве 1 в пакете со счетчика 7 записывается в БП 6 и далее через УИ 9 в регистр 10. УИ 9 инвертирует последовательность с БП 6, если с элемента И - НЕ 8 поступает команда 1. В регистр 10 через элемент И - НЕ 8 записывается также информация об инвертированном значении первого элемента пакета, подлежащего замене. Последовательность, записанная в регистре 1 О, имеет достаточную информацию о входном дискретном сигнале для его восстановления. На приемной стороне коммутатор 20 передает поступающий сигнал о количестве 1 в передаваемом сигнале на регистр 14, а о месте 1 - на триггер 17. 1 ил.Изобретение относится к технике связии может быть использовано для организации каналов передачи дискретных сигналовпо цифровым трактам,Цель изобретения - повышение пропускной способности.На чертеже приведена электрическаяструктурная схема устройства ввода дискретных сигналов.Устройство ввода дискретных сигналовсодержит передающую 1, приемную 2 стороны и цифровой тракт 3.Передающая сторона 1 содержит первый датчик 4 стробирующих импульсов, первый делитель 5, блок 6 памяти, счетчик 7,элемент И - НЕ 8, первый управляемый инвертор 9, первый регистр 10 и блок 11 стробирования.Приемная сторона 2 содержит второйделитель 12, блок 13 синхронизации, второй регистр 14, дешифратор 15, второйуправляемый инвертор 16, триггер 17, второй датчик 18 стробирующих импульсов,блок 19 выделения огибаюшей серий импульсов и коммутатор 20.Устройство ввода дискретных сигналовработает следующим образом.На вход передающей стороны 1 поступает входной дискретный сигнал, а на входблока 11 стробирования - последовательность стробирующих импульсов с первогодатчика 4 стробирующих импульсов, Последовательность, образованная блоком 11стробирования, поступает на вход счетчика 7, Информация через счетчик 7 поступает в блок 6 памяти посигналу с первогоделителя 5, на вход которого поступает стробирующая последовательность с первогодатчика 4 стробируюших импульсов. Коэффициент деления первого делителя 5 устанавливает размеры пакета, на которыеразбивается последовательность, образованная в блоке 11 стробирования. При этомсчетчик 7 определяет количество 1 в каждом пакете и на выходе счетчика 7 формируется двоичное число, соответствую шеечислу 1, поступивших на него. Коэффициент деления определяется по формулеК = 2"- - 1 с гп+ 1,где К - коэффициент деления первого делителя 5;- количество элементов в пакете,передаваемом по цифровому тракту;щ - количество стробирующих импульсов, приходящихся на самую короткую дискретную посылку (определяется исходя из требования покраевым искажениям).Запись информации о количестве 1 впакете в первый регистр 10 проходит черезпервый управляемый инвертор 9 при ее считывании с блока 6 памяти, В первый регистр55 Формула изобретения Устройство ввода дискретных сигналов, содержащее на передающей стороне первый датчик стробирующих импульсов, выход ко 10 через элемент И - НЕ 8 записывается также информация об инвертированном значении первого элемента пакета, подлежашего замене. Инверсия указанного элемента нужна для улучшения структуры сигнала, передаваемого по цифровому тракту при поступлении на вход устройства дискретного сигнала с нулевым состоянием. Первый управляемый инвертор 9 инвертирует последовательность с блока 6 памяти в случае поступления управляющей команды 1 с элемента И - НЕ 8, на второй вход которого поступает сигнал с второго выхода первого делителя 5. Последовательность, записанная в первом регистре 1 О, имеет достаточ ную информацию о входном дискретномсигнале для его восстановления. С первого регистра 10 информация передается через цифровой тракт 3 на коммутатор 20, который транслирует поступающий сигнал о количестве 1 в передаваемом сигнале на второй регистр 14, а о месте 1 - на второй вход триггера 17. Переключение коммутатора 20 происходит по команде с второго делителя 12.Для синхронной работы передающей 1 25 и приемной 2 сторон начальной установкойвторого делителя 12 управляет блок 13 синхронизации, который в качестве синхронизирующей может использовать комбинацию вида 11110, образующуюся при передаче двух и более подряд следующих единичных входных дискретных сигналов, подлежащих передаче. В случае использования устройства ввода дискретных сигналов при построении многоканальной аппаратуры передачи дискретных сигналов установкой второго делителя 12 управляет обшестанционное оборудование синхронизации передающей стороны 1. В этом случае необходимость в индивидуальном блоке 13 синхронизации отпадает. Информация о количестве 1 с второго регистра 14 переписывает ся в дешифратор 15, на выходе котороговыдается серия 1, соответствующая двоичному числу, поступившему на него. Г 1 оследовательность с выхода дешифратора 15 поступает на второй управляемый инвертор 16, работой которого управляет триггер 17.Последний вырабатывает сигнал только в случае поступления на его второй вход 1.Полученная выходная последовательность второго управляемого инвертора 16 поступает на блок 19 выделения огибающей се рии импульсов, на выходе которого образуется последовательность сигнала, эквивалентная сигналу, подлежащему передаче.1319297 Составитель А. ЛевитскаяРедактор И. Николайчук Текред И. Верес Корректор Е. РошкоЗаказ 253457 Тираж 638 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно. полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 торого соединен с входом первого делителя, первый выход которого соединен с первым входом блока памяти и первым входом счетчика, а на приемной стороне второй делитель, вход которого соединен с выходом блока синхронизации, отличающееся тем, что, с целью повышения пропускной способности, в него введены на передающей стороне элемент И - НЕ, первый управляемый инвертор, первый регистр, блок стробирования, выход которого соединен с первым входом элемента И - НЕ и вторым входом счетчика, выходы которого соединены соответственно с входами блока памяти, выход элемента И - НЕ соединен с первым входом первого управляемого инвертора и первым входом первого регистра, вторые входы которого соединены соответственно с выходами первого управляемого инвертора, вторые входы которого соединены соответственно с выходами блока памяти, а второй выход делителя соединен с вторым входом элемента И - НЕ, вход блока стробирования соединен с выходом первого датчика стробирующих импульсов, а на приемной стороне - второй регистр, дешифратор, второй управляемый инвертор, триггер, второй датчик стробирующих импульсов, блок определения огибающей серий импульсов, коммутатор, первый выход которого соединен с первым входом второго регистра, выходы которого соединены соответственно с входами дешифратора, выход которого соединен с первым входом второго управляемого инвертора, второй вход которого соединен с выходом триггера, первый вход которого 10 соединен с первым входом коммутатора, первым выходом второго делителя, и вторым входом второго регистра, второй выход которого соединен с входом второго датчика стробирующих импульсов и первым входом блока выделения огибающей серий импульсов, второй вход которого соединен с выходом второго управляемого инвертора, второй вход триггера соединен с вторым выходом коммутатора, вход блока синхронизации соединен с входом коммутатора, при чем передающая сторона соединена с приемной стороной через цифровой тракт, причем выход первого регистра является выходом передающей стороны, а вход коммутатора является входом приемной стороны.