Преобразователь параллельного -разрядного кода в последовательный

(5 ИН 03 М 9 ОПИСАНИЕ ИЗОБРЕТЕН 24 нных мах передачиания параллел ног В 17тельнь я повышение ва. Устроистсдвига разрвыделения стэлемент ИЛИ 8.8) идетельство ССС 03 М 9/00, 1983 импульсов, ые входы 7,управляющи(57) Изобретение относительной технике и може РАЛЛЕЛЬНОГОЛЕДОВАТЕЛЬНЫЙ ный вхо ся к вычисли -быть испольЮ ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(21) 3991063/ (22) 11. 12. 85 (46) 07,05.87 . (72) Б,И.Чван и Ю.Ф.Шостак (53) 681. 325( (56) Авторско В 1119002, кл зовано в систе для преобразов да в последова ретения являет ствия устройст регистры 1 и 2 и+ 1, блок 3 чащей единицы, тор 5 тактовых 6, информацион ционный выход и 10, установо ва. 1 ил,ью изоб-.быстродейо содержидностьюршей зна 4, генераоммутаторинформае выходыустройст1309316 ка 3 вьделения старшей единицы, поступает на вход элемента ИЛИ 4 и с его выхода - на первый управляющий вход генератора 5 тактовых импульсов, запуская его, и на управляющий выход 10 преобразователя, сигнализируя во внешние цепи о начале преобразования,При этом выходная шина 8 подключена через коммутатор 6 к тому разряду регистра 1 сдвига, который следует за разрядом, содержащим старшую единицу кода. Импульсы с генератора 5 тактовых импульсов поступают на входы сдвига регистров 1 и 2 сдвига, В результате происходит сдвиг записанной информации в регистре 1 сдвига и вьдача ее на выход 8 преобразователя через выбранный вход коммутатора 6. Одновременно происходит сдвиг "1", записанный в соответствующий разряд второго регистра 2 сдвига. Вьдача информации на выход преобразователя происходит до тех пор, пока " 1", записанная в регистр 2 сдвига, не продвинется в старший разряд,При появлении "1" в старшем разряде регистра 2. сдвига на управляющем выходе 9 преобразователя появляется высокий уровень напряжения, который закрывает генератор 5 тактовых импульсов по второму управляющему входу и сигнализирует во внешние цепи об окончании преобразования. Изобретение относится к вычислительной технике и может быть исполь -зовано в системах передачи данныхдля преобразования параллельного кодав последовательный. 5Цель изобретения - повышение быстродействия устройства.На чертеже представлена схема преобразователя. аУстройство содержит регистры 1 и 102 сдвига разрядностью и + 1, блок 3выделения старшей единицы, элементИЛИ 4, генератор 5 тактовых импульсов, коммутатор 6, информационныевходы 7, информационный выход 8, управляющие выходы 9 и 10, установочный вход 11 устройства,Блок 3 вьделения старшей значащейединицы может быть выполнен в видеи-разрядного регистра, информационные входы которого подключены к входам блока, установочный вход - к установочному входу блока и разрядныхэлементов И, выходы которых подключены к выходам блока, первые входы под-:ключены к прямому выходу соответст-,вующего разряда, а остальные - к инверсным выходам более старших разрядов,Преобразователь работает следующим образом. Формула из о брет ения Преобразователь параллельного и- разрядного кода в последовательный, содержащий регистры разрядностью п) сдвига, входы сброса которых объединены и подключены к входу сброса устройства, информационные входы и младших разрядов первого регистра сдвига являются информационными входами устройства, а выходы и старших разрядов подключены к соответствующим входам коммутатора, выход которого является информационным выходом устройства, генератор тактовых импульсов, выход которого подключен к входу сдвига первого регистра сдвига,. и элемент ИЛИ, выход которого подключен к первому управляющему входу генератора тактовых импульсов и является первым управляющим выходом устройства, о т л и ч а ю щ и й с я тем, что, с целью повьппения быстродействия устройства, в него введен блок вьделения старшей единицы, информаПеред началом работы происходит начальная установка преобразователя по установочному входу 11, при этом устанавливаются в исходное нулевое) состояние регистры 1 и 2 сдвига и регистр блока 3 вьделения старшей единицы. На выходе старшего разряда регистра 2 сдвига появляется уровень 40 логического "0", который подготавливает генератор 5 тактовых импульсов к работе по парному управляющему входу. Преобразуемый параллельный код вводится с информационных входов 7 45 в, разряды первого регистра 1 сдвига и в регистр блока 3 вьделения старшей единицы. Разряды преобразуемого кода, разряды регистра 1 сдвига и регистра блока 3 вьделения старшей единицы совмещаются по младшему разряду. Старшая единица преобразуемого кода определяет формат преобразования, На выходе блока З,соответствующем формату преобразования, появляется высокий уровень, который запишет "1" в соответствующий разряд второго регистра 2 сдвига. Одновременно высокий уровень, возникший на выходе бло1309316 Составитель Н,БочароваРедактор Н.Рогулич Техред М.Ходанич Корректор С.Шекмар Заказ 1804/56 Тираж 902 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. ПФоектня, 4 ционные входы которого подключены к соответствующим информационным входам устройства, вход сброса подключен к входу сброса устройства, д-й выход блока выделения старшей единицы (д = 51 и) соединен с -м управляющим входом коммутатора, с х-м входом элемента ИЛИ и входом записи (и-+1)-го разряда второго регистра сдвига, выход старшего разряда которого подключен к второму управляющему входугенератора тактовых импульсов и является вторым управляющим выходом устройства, вход сдвига второго регистра сдвига подключен к выходу генератора тактовых импульсов.