Умножитель частоты

к радио повыше оситс тен ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(72) В.Н. Попов (53) 621,373.4 (088. (56) Авторское свиде У 1185561, кл. Н 03Авторское свидете В 966848, кл. Н 03 В (54) УМНОЖИТЕЛЬ ЧАСТ (57) Изобретение отн технике. Цель изобре ние точности умножения частоты,Умножитель содержит формирователь 1импульсов, опорный г-р 2,. делитель3 частоты, цифровой преобразователь4 частоты, счетчик 5, два регистра 6и 7 памяти, сумматор 8, два вычитающих счетчика 9.и 10, триггер 11,блоквычитания импульсов 12 и эл-т задержки 13, Цель достигается за счет осуществления коррекции статической погрешности путем введения сумматора 8,выполняющего операцию суммированиядвоичных кодов с выходов счетчиков5 и 9. 1 ил.Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике.Целью изобретения является повышение точности умножения частоты. 5На чертеже представлена структурная электрическая схема умножителя частоты.Умножитель содержит формирователь 1 импульсов, опорный генератор 2, 1 О делитель 3 частоты, цифровой преобразователь 4 частоты, счетчик 5, первый и второй регистры 6 и 7 памяти,сумматор 8, первый и второй вычитающие счетчики 9 и 10, триггер 11, блок 12 вычитания импульсов и элемент 13 задержки.Умножитель частоты работает следующим образом.20Входной сигнал в виде периодической последовательности импульсов Т - период следования импульсов) поступает на вход формирователя По Фронту входного сигнала на первом 25 выходе Формирователя 1 вырабатывается короткий импульс, после окончания которого короткий импульс вырабатывается на втором выходе формирователя 1, По импульсу с первого вы хода Формирователя 1 производится запись информации в цифровой преобразователь 4 частоты ,с разрядных выходов делителя 3) и запись информации в первый регистр 6 (с разрядных выходов счетчика 5), одновременно в сумматоре 8 выполняется операция суммирования двоичных кодов с выходов счетчика 5 и первого вычитающего счетчика 9. По импульсу с второго выхода формирователя 1 информация с разрядных выходов сумматора 8 записывается во второй регистр 7, по информации с разрядных выходов. первого регистра 6 производится начальная установка пер- А 5 вого вычитающего счетчика 9, а делитель 3, счетчик 5 и триггер 11 устанавливаются в ноль. Периодическая последовательность импульсов с периодом следования То с выхода опор ного генератора 2 поступает на первый вход блока 12, на второй вход которого поступают импульсы с выхода цифрового преобразователя 4 частоты. С выхода блока 12 импульсы поступают на счетный вход второго вычитающего счетчика 10. В течение интервала времени Т, импульсная последовательх,ность с периодом Тз = То М поступает на счетные входы счетчика 5 и первого вычитающего счетчика 9. К моменту окончания периода Т на разрядных выходах счетчика 5 значение двоичного кода равно И, = Т, /Т, М, а на разрядных выходах первого вычитаю- щего счетчика 9 - йБ = И - Мх 1 что соответствует изменению длительности периода выходного сигнала, В случае линейного плавного изменения периода выходного сигнала учет ЬМ; позволяет экстраполировать текущее значение периода.х; х,4";Операция суммирования реализуется сумматором 8. Знак результата операции и;,фиксируется триггером 11. Скорректированный код Их запоминается во втором регистре 7 и поступает на входы второго вычитающего счетчика 10 Импульс с выхода( второго вычитающего счетчика 10 через элемент 13 задержки) поступает.на вход начальной установки второго вычитающего счетчика 10 и осуществляет запись двоичного кода с выходов второго регистра 7 во второй вычитающий счетчик 10, период следования импульсов на выходе которого равенТ алых То х,при ИЕ.ТМььхт.е. К,= КМ,Если в конце периода входного сигнала на разрядных выходах делителя 3 установлен двоичный код числа 0АМ ( М, то среднее значение периода следования импульсов должно быть больше(Т Их , но меньше Т + 1). Среднее значение периодов выходного сигналат, ы (м - ь м)+т, (м + 1) дмвых.ср МЕсли коэффициент умножения М = 64 и М = 8, то каждый восьмой период следования импульсов увеличивается на Т путем преобразования периодиоческой последовательности импульсов выходного сигнала (с помощью цифрового преобразователя 4 частоты) в последовательность из восьми импульсов (на интервале Т ) которые поступают на1305822 формула изобретения Составитель Ю. МаксимовТехред А.Кравчук Корректор А.Зимокосов Редактор О, Юрковецкая Заказ 14 б 3/53 Тираж 902 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 второй вход блока 12 и вычитают изпериодической последовательности импульсов опорного генератора 2 каждыйвосьмой импульс, Таким образом осуществляется коррекция статическойпогрешности. Умножитель частоты, содержащий последовательно соединенные опорный Ю генератор, делитель частоты и цифровой преобразователь частоты, последовательно соединенные счетчик,первый регистр памяти и первый вычитающий счетчик, последовательно соеди ненные второй регистр памяти и второй вычитающий счетчик, формирователь импульсов, триггер, блок вычитания импульсов и элемент задержки,о тл и ч а ю щ и й с я тем, что, с 20 целью повышения точности умножения частоты, в него введен сумматор, входы первой группы входов которого соединены с соответствующими разрядными выходами счетчика, а входы второй 25 группы входов сумматора соединены с соответствующими разрядными выходами первого вычитающего счетчика, выхоцы сумматора соединены с соответствующими информационными входами второго 30 регистра памяти, вход управления сумматора, вход управления цифровогопреобразователя частоты и вход записи первого регистра памяти объединеныи соединены с первым выходом формирователя импульсов, второй выход которого соединен с установочными входами делителя частоты и счетчика, спервым установочным входом триггера,с входом начальной установки первого1 вычитающего счетчика и с входом записи второго. регистра памяти, знаковый вход сумматора соединен с выходом триггера, второй установочныйвход которого соединен с выходом первого вычитающего счетчика, счетныйвход которого объединен со счетнымвходом счетчика и соединен с выходомделителя частоты, счетный вход второго вычитающего счетчика соединен свыходом блока вычитания импульсов,первый вход которого соединен с выходом опорного генератора, а второйвход блока вычитания импульсов соединен с выходом цифрового преобразователя частоты, счетный вход которого соединен с выходом второго вычитающего счетчика и входом элемента задержки, выход которого соединен свходом начальной установки второговычитающего счетчика, выход которогоявляется выходом умножителя частоты.