Приемник цифрового сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 594 Н 04 Е 27 ОП ИЗОБРЕТЕНДЕТЕЛЬСТВУ ени ОсуддРстаенный кОмитет ссПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ К АВТОРСКОМУ СВМ(5 б) Данилов Б.С. и др. Устройствапреобразования сигналов передачи данных. М.: Связь, 1979, с, 99-100.(54) ПРИЕМНИК ЦИФРОВОГО СИГНАЛА(57) Изобретение относится к электросвязи. Цель изобретения - повышениедостоверности приема, Приемник содержит делитель 1 частоты, блок 2 автоматической регулировки усиления, двадемодулятора 3 и 5, блок 4 выдел я(ВВ) когерентного колебания, два фильтра 6 и 8 нижних частот, фаэовращатель 7, сумматор 9, регулятор. 10.уровня, счетчик 11, компаратор 12,БВ 13 тактовой частоты, декодер 14,фильтр 15, блок 16 вычитания,.коррелятор 17 и кодер 18. Цель достигается путем компенсации межсимвольныхискажений, которая осуществляется автоматически по рабочему сигналу засчет обратной связи, проходящей черезкодер 18, фильтр 15, блок 16 вычитания, коррелятор 17, компаратор 12,счетчик 11 и регулятор 10. Даже прибыстром переключении групповых трактов аналоговых систем передачи, покоторым осуществляется передача цифровых сигналов, достоверность приемаостается высокой. 1 нл.1 129894Изобретение относится к электросвязи и может использоваться для приема цифрового сигнала с амплитуднофазовой модуляцией и одной боковойполосой (АФМ ОБП), 5Цель изобретения - повышение достоверности приема.На чертеже изображена структурнаяэлектрическая схема предложенногоприемника,10Приемник содержит делитель 1 частоты, блок 2 автоматической регулировки усиления, демодулятор 3, блок4 выделения когерентного колебания,дополнительный демодулятор 5, фильтр6 нижних частот, фазовращатель 7,дополнительный фильтр 8 нижних частот, сумматор 9, регулятор 10 уровня,счетчик 11, компаратор 12, блок 13выделения тактовой частоты, декодер 2014, Фильтр 15, блок 16 вычитания,коррелятор 17, кодер 18Приемник Работает следующим образом. 25Цифровой сигнал, передаваемый в спектре типовой группы аналоговых систем передачи (АСП) методом АФМ ОБП, постУпает на вход блока 2. С выхода блока 2 цифровой сигнал посту- З 0 пает на входы демодулятора 3 и дополнительного колебания, который выделяет пилот-сигнал несущей частоты, котоРый замешан на передающей сторонеС выхода блока 4 несущая частота поступает на другой вход демодулятора 3 и через Фазовращательо,7 на 90 - на другой вход дополнительного демодулятора 5, Сигнал с выхода демодулятора 3 подается на 40 вход фильтра 6, а с выхода дополнительного демодулятора 5 - на вход . дополнительного фильтра 8. Таким образом ца выходе фильтра 6 выделяется огибающая синфазной составляющей цифрового сигнала, передаваемого в спектре типовой группы АСП, а на выходе фильтра 8 нижних частот - огибающая квадратурной составляющей. В предлагаемом устройстве для декодирования используется сумма огибающей синфазной Составляющей и части огибающей квадратурной составляющей цифрового сигнала. Для этого сигнал с выхода фильтра б подается на второй 55 вход сумматор 9, а на первый вход сумматора 9 подается сигнал с выхода дополнительного Фильтра 8, прошедший дискретный регулятор 10 уровня с циф 8 2ровым управлением. На второй (управляющий) вход регулятора 10 подаетсясигнал управления затуханием регулятора, Формируемый с помощью коррелятора 17. Использование части огибающей квадратурной составляющей придекодировании цифрового сигнала АФМОБП позволяет существенно уменьшитьмежсимвольные искажения, возникающиев простых трактах АСП. Демодулированный многопозиционный цифровой сигнал с выхода сумматора 9 подается на первый вход декодера 14, вход блока 13 выделения тактовой частоты и второй вход блока 16. На выходе декодера 14 Формируется двоичный цифровой сигнал, подаваемый на выход.На выходе блока 13 формируется тактовая частота, необходимая для работы декодера 14, которая подается на его второй вход.На выходе блока 16 формируется сигнал ошибки, который показывает насколько многопозиционный цифровой Сигнал на входе декодера 14 отличается от идеального многопозиционного цифрового сигнала на первом входе блока 16, Этот идеальный цифровой сигнал формируется из выходного дво" ичного сигнала с помощью последовательно включенных кодера 18 и фильтра 15. Сигнал ошибки с выхода блока 16, подаваемый на первый вход коррелятора 17, сравнивается с огибающей квадратурной составляющей цифрового сигнала, подаваемой на второй вход коррелятора 17. На выходе коррелятора 17 формируется управляющее напряжение, знак которого показывает, в какую сторону необходимо изменять затухание дискретного регулятора 10. Знак управляющего напряжения на выходе коррелятора 17 определяется с помощью компаратора 12 (нуль-компаратора)Логические уровни с выхода компаратора 12 подаются на первый вход счетчика 11, управляющего работой регулятора 10. Цикличность управления регулятором 10 осуществляется с помощью синхроимпульсов, подаваемых на второй вход счетчика с выхода делителя 1 частоты. На вход делителя 1 частоты поступают импульсы тактовой частоты с выхода блока 13.В предлагаемом устройстве компенсация межсимвольных искажений осуществляется автоматически по рабочемуЗаказ 90161 Тираж 639 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 3 12989 сигналу за счет обратной связи, проходящей через кодер 18, фильтр 15, блок 1.6, коррелятор 17, компаратор 12, счетчик 11 и регулятор 10. Позто- . му даже при быстром переключении 5 групповых трактов АСП, по которым осуществляется передача цифровых сигналов, достоверностьприема остается высокой.Формула изобретенияяПриемник цифрового сигнала, содержащий блок автоматической регулировки усиления, последовательно соединенные блок выделения когерентного 15 колебания, демодулятор и фильтр нижних частот, блок выделения тактовой частоты, выход которого соединен с первым входом декодера, о т л и ч а - . ю щ и й с я тем, что, с целью ловы О шения достоверности приема, введены последовательно соединенные фазовращатель, дополнительный демодулятор, дополнительный фильтр нижних частот, коррелятор, компаратор, счетчик, регулятор уровня и сумматор, делительчастоты, последовательно соединенныекодер, фильтр и блок вычитания, причемвыход блока автоматической регулировки усиления соединен с входом блокавыделения когерентного колебания,вторым входом демодулятора и первымвходом дополнительного демодулятора,второй вход которого соединен с выходом блока выцеления когерентного колебания через фазовращатель, выходфильтра, нижних частот соединен сдругим входом сумматора, выход которого соединен с входом блока выделения тактовой частоты и вторыми входами декодера и блока вычитания, выходкоторого соединен с другим входомкоррелятора,.выход декодера соединенс первым входом кодера, выход блокавыделения тактовой частоты соединенс вторым входом, кодера и через делитель частоты с другим входом счетчика,причем выход дополнительного фильтранижних частот соединен с другим входом регулятора уровня.