Устройство для передачи и приема дискретной информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН И 9) ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(088.8)видетельство СССР 04 Ь 17/00, 1976. я к радио - повыше- дискретной жит на песчет ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ 42867925705/248.07.853,03.87.родненскииет.(54) УСТРОЙСТВО ДЛЯ ПЕР ДИСКРЕТНОЙ ИНФОРИАЦИИ (57) Изобретение относи технике. Цель изобретен ние достоверности прием информации. Устр-во сод редающей стороне вычитаю р 4 Н 04 Ь 17/00 Н 03 Г 1 5 00 1, дешифратор 2, элемент ИЛИ 3, регистр сдвига 4 с цепью обратной связи, блок задержки 5, блок совпадения6, инвертор 7 и триггер 8, а на приемной стороне - регистр сдвига 9 сцепью обратной связи, сумматор 10 помодулю два, блок сравнения 11, триггер управления 12, блок 13 сумматоров по модулю два, элементы И 14, ИЛИ15, суммирующий счетчик 16, промежуточный накопитель 17, инверторы 18,19, счетчики 20, 21, блоки задержки22, 23, элементы ИЛИ 24-26. Блок сравнения 11 состоит из сумматоров 27,28, элемента ИЛИ 29 и инвертора 30,Введением блоков 13, 19, 2,1, 23-26устраняется явление обратной работы,в результате чего повышается достоверность приема, 1 ил,1 1298942 2Изобретение относится к радиотехнике, может быть использовано для передачи дискретных сообщений с высокойскоростью и достоверностью и является усовершенствованием изобретенияпо авт, св. Р 642867.Целью изобретения является повышение достоверности приема дискретной информации.На чертеже приведена структурная 10электрическая схема устройства дляпередачи и приема дискретной информации.,Устройство для передачи и приемадискретной информации содержит на 15передающей стороне вычитающий счетчик 1, дешифратор 2, элемент ИЛИ 3,регистр 4 сдвига с цепью обратнойсвязи, блок 5 задержки, блок 6 совпадения, инвертор 7 и триггер 8, на 20приемной стороне - первый регистр 9сдвига с цепью обратной связи, сумматор 10 по модулю два, блок 11 сравнения, триггер 12 управления, блок13 сумматоров по модулю два, элемент25И 14, элемент ИЛИ 15, суммирующийсчетчик 16, промежуточный накопитель17, инвертор 18, дополнительный инвертор 19, счетчик 20 и дополнительный счетчик 21, блок 22 задержки идополнительный блок 23 задержки,первый, второй и третий дополнительныеэлементы ИЛИ 24-26, причем блок 11сравнения состоит из сумматоров 27и 28, элемента ИЛИ 29 и инвертора 30, 35второй регистр 31 сдвига с цепью обоатной связи. Устройство для передачи и приемадискретной информации работает следующим образом,Рассмотрим случай отсутствия "обратной работы". По команде в вычитающий счетчик 1 параллельным кодомпроисходит запись комбинации первичного кода. Если записанная комбинация отличается от нулевой, то навыходе дешифратора 2 появится нуль,который инвертируется инвертором 7и устанавливает триггер 8 в состояние "1". Сигнал с выхода триггера 8поступает на вход блока 6 совпадения,который открывается и пропускает быстрые тактовые импульсы, частота следования которых не менее чем в И разпревьппает номинальную частоту, гдеЯ - выраженная в числе элементов длина комбинации вторичного кода, передаваемого в канал связи. Значение И должно удовлетворять неравенствуиИ2 -1, где и - длина комбинации первичного кода. Быстрые тактовые импульсы с выхода блока 6 совпадения поступают на счетный вход вычитающего счетчика 1 и параллельно через элемент ИЛИ 3 на тактовыи вход регистра 4 сдвига. Быстрые тактовые импульсы подаются до тех пор, пока вычитающий счетчик 1 не установится в нулевое состояние. При этом сработает дешифратор 2 нулевого состояния, сигнал с выхода которого поступает на вход триггера 8 и устанавливает его в нулевое состояние, что приводит к закрытию блока 6 совпадения и прекращению поступления быстрых тактовых импульсов на счетный вход вычитающего счетчика 1 и на тактовый вход регистра 4 сдвига. Таким образом, количество поступивших на регистр 4 сдвига быстрых тактовых импульсов зависит от того, какая комбинация первичного кода была записана в вычитающий счетчик 1. Под действием этих быстрых тактов за время не превышающее периода номинальной тактовой частоты (длительности одной элементарной посылки), производится сдвиг фазы, формируемой в регистре 4 сдвига псевдослучайной последовательности (ПСП), на число шагов, равное десятичной цифре, соответствующей двоичной комбинации первичного кода. Под действием тактовых импульсов номинальной частоты, поступающих на вход элемента ИЛИ 3 и далее на тактовый вход регистра 4 сдвига, производится выдача в канал связи через блок 5 задержки ПСП с новой фазой. Принимаемая из канала последовательность поступает на вход первого регистра 9 сдвига и на первый вход сумматора 10 по модулю два, на второй вход которого подается последовательность, формируемая первым регистром 9 сдвига. Если из канала поступает ПСП, не содержащая ошибок, то с выхода сумматора 10 по модулю два через инвертор 18 на счетный вход счетчика 20 поступает последовательность нулей, При наличии в принимаемой последовательности зачетного участка длиной 1 и+К (где 1 - емкость счетчика 20, и - количество разрядов первого регистра 9 сдвига), не содержа 1298942щего ошибок, происходит заполнение счетчика 20. В противном случае каждая единица с выхода сумматора 10 по модулю два поступает через элемент ИЛИ 26 на вход "Сброс" счетчика 20 и ,устанавливает егов исходное состояние,При заполнении счетчика 20 сигнал с его выхода через второй дополнительный элемент ИЛИ 25 поступает на установочный вход триггера 12 управления 10 в единичное состояние и через блок 22 задержки и элемент ИЛИ 26 на вход "Сброс" счетчика 20 в исходное нулевое состояние.Триггер 12 управления, установленный в состояние "1", выдает сигнал с прямого выхода на вход элемента И 14, открывает его и через него начинают поступать быстрые тактовые импульсы на счетный вход суммирующего счетчи ка 16 и через элемент ИЛИ 15 на вход второго регистра 31 сдвига, где производится сдвиг ранее принятой ПСП относительно принимаемой. Сдвиг осуществляется до совпадения фаз указанных последовательностей, при этом на входах сумматоров 27 и 28 блока 11 сравнения имеют место одинаковые комбинации, поэтому на их выходах будут нули, на выходе элемента ИЛИ будет 30 также нуль, который через инвертор 30 поступает на другой вход триггера 12 управления и устанавливает его в нулевое состояние, Сигнал с инверсного выхода триггера 12 управления 35 производит считывание показаний,суммирующего счетчика 16, Информационная комбинация с его выхода передается в промежуточный накопитель 17, обеспечивающий синхронную выдачу ин формации потребителю.Показания суммирующего счетчика 16 представляют собой комбинацию первичного кода, введенную на передаче, которая выявляется на приеме путем подсчета числа шагов, на которое различаются фазы соседних последовательно передаваемых ПСП. После выдачи информации потребителю устройство на приемной стороне возвращается в исходное состояние.При наличии "обратной работы" с выхода канала связи на первый регистр 9 сдвига поступает инвертированная последовательность, при этом если она не содержит ошибок, то с выхода сумматора 10 по модулю двана вход дополнительного счетчика 21 поступает серия единиц. При цалцчиизачетного участка ицвертироваццых,цо безошибочных символов, происходитзаполнение дополццтельцого счетчика21, с выхода которого сигнал черезвторой дополнительный элемент ИЛИ 25устанавливает триггер 12 управленияв единичное состояние. Далее декодирование информационной комбинациипроизводится так же, как и в предыдущем случае, с той разницей, что свыхода дополнительного счетчика 21единичный сигнал подается на управляющий вход блока 13 сумматоров помодулю два, на выходах которого формируется инвертированная комбинация,т.е. устраняется явление "обратнойработы". Любая ошибка в принимаемойпоследовательности вызывает появление нулевого сигнала на выходе сумматора 10 по модулю два, который через дополнительный инвертор 19 и первый дополнительный элемент ИЛИ 24производит сброс дополнительногосчетчика 21. При заполнении дополнительного счетчика 21 его сброспроизводится через дополнительныйблок 23 задержки и дополнительныйэлемент ИЛИ 24,Формула изобретенияУстройство для передачи и приемадискретной информации по авт, св.Ф 642867, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности приема дискретной информации, на приемной стороне введены последовательно соединенные дополнительные инвертор, первый элемент ИЛИ,счетчик и блок задержки, а также второй и третий дополнительные элементы ИЛИ и блок сумматоров по модулюдва, при этом выход сумматора по мо-дулю два подключен к объединеннымвходам дополнительного инвертора идополнительного счетчика, выход которого и выход счетчика подключенык единичному входу триггера управления через второй дополнительныйэлемент ИЛИ, выходы соответствующихразрядов первого регистра сдвига сцепью обратной связи подключены ксоответствующим входам блока сравнения через блок сумматоров по модулюдва, к управляющему входу которогоподключен выход дополнительного счетчика, а выход сумматора по модулю дваи выход блока задержки подключены квходу "Сброс" счетчика через третийдополнительный элемент ИЛИ,