Умножитель частоты

СЭОЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК1298832 3 В 19/О ИТЕТ ССС Й И ОТНРЫ ГОСУДАРСТВЕННЫИ Н ПО ДЕЛАМ ИЗОБРЕТЕН Р; р,ЯБАН:"; 1) 2) 6)М СО ВТОРСНОМУ СВИДЕТЕЛЬСТ 3978170/24-0911,11.8523.03.87. Бюл. У 11Куйбьппевский электротехнтут связиЛ,Б.Аснин621.374.4(088.8)Авторское свидетельство0458, кл. Н 03 В 19/00,:(57) Изобретение м.б. использовано всистемах передачи ЧМ-сигналов. Цельизобретения - повьппение точности умножения частоты. Устр-во содержитФормирователь импульсов 1, блок 3 интегрирования, блок 12 компараторов,многовходовый сумматор 13, полосовойфильтр 14. Вновь введены эл-т задерж.ки 2, эл-ты памяти 4-6, источникопорного напряжения 7, блок вычитания 8, перемножитель 9, делитель Онапряжений, сумматор 11. 2 ил.12988 Н о интй Изобретение относится к радиотехнике и может быть использовано в системах передачи частотно-модулированных сигналов.Цель изобретения - повышение точности умножения частоты.На фиг. представлена функциональ. ная схема умножителя частоты; на фиг.2 - временные диаграммы, поясняющие работу умножителя. 1 ОУмножитель частоты содержит формирователь 1 импульсов, элемент 2 задержки, блок 3 интегрирования, первый 4, второй 5 и третий 6 элементы памяти, источник 7 опорного нанряжения, блок 8 вычитания, перемножитель 9, делитель 10 напряжений, сумматор 11, блок 12 компараторов, многовходовый сумматор 13 и полосовой фильтр 14.Умножитель частоты работает следующим образом.На вход формирователя 1 импульсов (фиг.1) поступает гармонический сигнал или периодическая последовательность импульсов, и на его выходе формируется последовательность коротких импульсов (фиг.2 а), моменты появления которых совпадают с передними фронтами входной последовательности импульсов или с момента перехода через ноль (при положительной производной) входного гармонического сигнала, а элемент 2 задержки осуществляет задержку этих импульсов. Время задержки выбирается таким, чтобы окончились переходные процессы в элементах схемы (фиг.2 а,б)Входное напряжение блока 3 интегрирования П (на Н-м периоде слечят. щдоваиия импульсов, фиг.2 г) поступает 40 с выхода второго элемента 5 памяти. Максимальное напряжение на выходе, блока 3 интегрирования (фиг.2 в) в конце К-го периода входного сигналан 45макс йнт, Ниит.где 1 - временной интервал междудвумя импульсами;пи - постоянная интегрированияблока 3 интегрирования. 50 В момент времени С (фиг.2 а) в первый элемент 4 памяти записывается 0макС а в третий элемент 6 памяти БиНа первый вход блока 8 вычитания поступает О. с выхода источника 7 опор" 55оного напряжения, Разностное напряже- ние 32 2с выхода блока 8 вычитания поступаетна первый вход перемножителя 9, навторой вход которого поступает напряжение с выхода делителя 10 напряжений, равное Таким образом, напряжение на выходеперемножителя 9 нЭто напряжение поступает на первый вход сумматора 11, на второй вход которого поступает напряжение с выхода третьего элемента 6 памяти. На вход второго элемента 5 памяти поступает напряжение Б =Б +11 =Пинтинт и икт.и Чцн о1В момент времениблок 3 интегрирования устанавливается в "0", налпряжение Ч , запоминается во втором элементе 5 памяти и поступает на информационный вход блока 3 интег рирования. Предполагая, что=7 ц получим, что по окончании (0+1)-.го периода Б , =По . Таким образом,макея+ опри условии чтот.кТ+, , на выходе блока 3 интегрирования будет действовать пилообразное напряжение, у ко торого Б = 1 о . Это напряжениеиакссравнивается в блоке 12 компараторов1 ь с М порогами Б О П1 и М32 По . (М- ЦоБ = ви на выходазМм Мблока 12 компараторов появляются импульсы, которые на выходе многовходового сумматора 13 образуют периодическую последовательность импульсов с частотой следования Г М, где й - частота входного сигнала. Полосовой фильтр 14 необходим для получения сигнала синусоидальной формы на выходе умножителя частоты. Формула изобретени Умножитель частоты, содержащий последовательно соединенные блок интегрирования, блок компараторов и многовходовый сумматор, формирователь иютульсов и полосовой фильтр, о т л и ч а ю щ и й с я тем что, с целью повышения точности умножения частоты, введены последовательно соединенные первый элемент памяти, блок вычитания, перемножитель, сумматор;И-ипериод Составитель Ю.МаксимовТехред М.Моргентал Корректор А.Зимокосов Редактор В. Пет т аказ 894/55ВН 90 ен ре -3 Тира ИИПИ Государс по делам из 113035, Москва, Подписноомитета СССРи открытийушская наб., д.4/5 г н а роизводственно-полиграфическое предприятие,г.ужгород,ул,Проектн второй элемент памяти и третий элемент памяти, делитель напряжений,источник опорного напряжения, элемент задержки, вход которого объединен с входом записи первого и третьего элементов. памяти и соединен с вы-.ходом формирователя импульсов, а выход элемента задержки соединен с входом записи второго элемента памяти ивходом сброса блока интегрирования, Осигнальный вход которого объединен спервым входом делителя напряжений исоединен с выходом второго элемента памяти, выход блока интегрированиясоединен с информационным входом первого элемента памяти, выход которогосоединен с вторым входом делителянапряжений, выход делителя напряжений соединен с вторым входом перемножителя, выход третьего элемента памяти соединен с вторым входом сумматора, выход источника опорного напряжения соединен с вторым входомблока вычитания, выход многовходового сумматора соединен с входом полосового фильтра.