Устройство оценки состояния дискретного канала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 8012889 В 34 СУДАРСТВЕННЫЙ НОМИТЕ О ДЕЛАМ ИЗОБРЕТЕНИЙ И СССРНРЫТИЙ ПИСАНИЕ ИЗОБРЕТЕНИЯ ЛЬСТВУ ВТОРСНОМУ СВИ(21) 3954640/24-09 (22) 18.09.85 (46) 07.02.87. Бюл.5 (72) А, ф. Крупецкий и Ю. М, Шуцкий (53) 681.518.136 (088.8) (56) Советов Б, Я., Стах В. М. Построение адаптивных систем передачи информации для автоматизированного управления. - Л.: Энергоиздат, 1982, с. 48, рис. 12.Элементы теории передачи дискретной информации./Под ред. Л, П. Пуртова. - М.; Связь, 1972, с. 49, рис, 4.10. (54) УСТРОЙСТВО ОЦЕНКИ СОСТОЯНИЯ ДИСКРЕТНОГО КАНАЛА (57) Изобретение относится к электросвязи. Цель изобретения - сокращение времени оценки состояния дискретного канала. УстрВх во содержит формирователь 1 последова. тельности ошибок, делитель 4 частоты, регистр 6 сдвига, шифратор 9. Вновь введены триггер 2, эл-т 3 задержки, делитель 5 частоты, блок эл-тов И 7, содержащий 2 эл-тов И, 2 -входовая матрица-анализатор 8 (г - число проверочных разрядов кода) . Устройство реализует способ оценки состояния дискретного канала по последовательности пораженных подблоков на интервале наблюдения .и выбора такой длины кода, к-рая обеспечивает макс. эффективной скорости на этой последовательности. При этом при. равном числе пораженных подблоков в зависимости от порядка их следования могут выбираться разные длины кодов. 1 ил.1288921 5 1 О 15 20 25 30 Формула изобретения 35 40 45 50 55Изобретение относится к электросвязи иможет использоваться в системах передачи данных с решающей обратной связью с адаптивным кодированием передаваемой информации,Цель изобретения - сокращение времениоценки состояния дискретного канала.На чертеже представлена структурнаяэлектрическая схема устройства оценки состояния дискретного канала.Предлагаемое устройство содержит формирователь 1 последовательности ошибок,триггер 2, элемент 3 задержки, первый 4и второй 5 делители частоты, регистр 6 сдвига, блок 7 элементов И, содержащий2элементов И, 2 -входовую матрицуанализатор 8 и шифратор 9.Устройство оценки состояния дискретногоканала работает следующим образом.В адаптивных системах передачи данных 1 СПД) в зависимости от состояниядискретного канала используется та система кодирования - декодирования, котораяобеспечивает максимальное значение эффек-.ивной скорости при определяемом устройством контроля СПД состоянии дискретногоканала. Причем наибольшее распространение получают адаптивные СПД, в которыхменяется длина используемого блочного1 п, к)-кода при неизменной длине проверочной части кода (п-к) = сопМ.Конечной задачей устройства оценки состояния дискретного канала является принятие решения о выборе оптимальной по отношению к текущему состоянию дискретногоканала связи, длины кода в адаптивнойСПД, в которой длина (и, к) -кода прии-к = сопз 1, изменяется в отношении 2,где 1= 1, т - 1.На первый вход устройства состояниядискретного канала из канала поступает тестовая последовательность символов, Второйвход устройства синхронизирован тактовойчастотой. В результате суммирования погпод 2 принятой тестовой последовательностис эталонной в формирователе 1 формируется последовательность ошйбок, в которой1 соответствует искажению принятого символа, а О - отсутствию ошибки, Последовательность ошибок поступает на вход установки триггера 2, следовательно, по появлению хотя бы одной ошибки триггер 2 устанавливается в 1 и сохраняет ее досброса в исходное состояние О. Навыходе делителя 4 частоты с коэффициентом деления 1/пмин по прохождениюи мин тактов появляется импульс, который поступает на элемент 3 задержки, наделитель 5 частоты с коэффициентом деления 1/2и на синхровход регистра сдвига, в котором в этот момент происходитзапись содержимого триггера. По истечениивремени, необходимого для записи, котороеопределяется элементом 3 задержки, импульсс выхода элемента 3 задержки поступает на вход установки триггера 2 в О и сбрасывает триггер 2 в исходное состояние.Схема функционирует в соответствии с описанным алгоритмом до тех пор, пока не будут произведены 2оценок на длине последовательности, Длина тестовой последовательности выбирается такой, чтобы на длине оценки состояния дискретного канала каждый из используемых кодов укладьвался целое число раз, т. е, 1. = НОК (и;), где НОК - наименьшее общее кратное. Это необходимо для того, чтобы реализовывалась возможность апостериорной оценки эффективной скорости каждого из выбранных кодов на длине 1 После этого по сигналу с выхода делителя 5 частоты значения оценок поступают через блок 7 элементов И в 2"входовую матрицу-анализатор 8, которая производит идентификацию состояния канала с одним из выбранных кодов и в позиционном коде по г-выходам выдает оценку на вход шифратора 9, который перекодирует оценку состояния канала из позиционного кода в двоичный и выдает его на выход устройства. Таким образом, данное устройство реализует способ оценки состояния дискретного канала по последовательности пораженных подблоков на интервале наблюдения и выбора такой длины кода, которая обеспечивает максимум эффективной скорости на этой последовательности. При этом при равном числе пораженных подблоков в зависимости от порядка их следования могут выбираться разные длины кодов. Устройство оценки состояния дискретного канала, содержащее формирователь последовательности ошибок, первый вход которого является входом устройства оценки состояния дискретного канала, первый делитель частоты, вход которого, являющийся синхронизирующим входом устройства оценки состояния дискретного канала, соединен с вторым входом формирователя последовательности ошибок, регистр сдвига и шифратор, отличающееся тем, что, с целью сокращения времени оценки состояния дискретного канала, введен триггер, выход которого подключен к входу регистра сдвига, первый вход соединен с выходом формирователя последовательности ошибок, элемент задержки, выход которого подключен к второму входу триггера, вход соединен с выходом первого делителя частоты и синхронизирующим входом регистра сдвига, второй делитель частоты, вход которого соединен с выходом первого делителя частоты, блок элементов И, содержащий 2элементов И, где г число проверочных разрядов кода, первые входы каждого из которых соединены с соответствующим выходом регистра сдвига, а1288921 Составитель Ш. ЭвьянРедактор А. Петров Техред И. Верее Корректор Т. КолбЗаказ 7824/59 Тираж 659 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вторые входы соединены с выходом второго делителя частоты и 2 -входовая матрица- анализатор, каждый из входов которой соединен с выходом соответствуюшего элемен 1 4та И, а выходы подключены к соответствующим входам шифратора, выходы которого являются выходами устройства оценки состояния дискретного канала.