Формирователь диаграммы направленности

-6 ОВАТЕЛЬ ДИАГРАММЫ НАПРАВ СО ОСУДАРСТВЕННЫИ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬ(46) 23,11.86, Бюл. У 431) Новосибирский электротинститут связи им, Н,Д.Псур(57) Изобретение относится к техникеопределения направления, с которогопоступают радио- ипи акустические колебания. Цель изобретения - расширение частотного диапазона работы формирователя. Формирователь содержити-элементную антенну 1, г-р 2 тактовых импульсов, и-входовый сумматор 3,делитель 7 частоты и и блоков 4 обработки сигнала, состоящих каждый изАЦП 5, двух блоков задержки (БЗ) 6 и8 и блока памяти (БП) 9, Появлениеимпульса на выходе БЗ 8 определяетмоменты отсчета, т,е. моменты получения выборочных значений аналоговогосигнала, которые преобразуются каждымАЦП 5 в цифровую форму. Этот цифровойкод передается в БП 9, где хранитсядо следующего момента отсчета. Цифровые коды из БП 9 передаются в БЗ 6,где задерживаются на несколько периодов частоты делителя 7, после чегосуммируются и передаются на выходформирователя. Цель достигается введением делителя 7, БЗ 8 и БП 9. 1 ил,293 11272Изобретение относится к техникеопределения направления, с которогопоступают радио- или акустические колебания,Цель изобретения - расширение час-тотного диапазона работы устройства,На чертеже изображена структурнаяэлектрическая схема Формирователя диаграммы направленности,Формирователь содержит ь -элемент Оную антенну 1, генератор 2 тактовыхимпульсов, и-входовый сумматор 3, выход которого является выходом устройства,блоков 4,1-4,ц обработки сигнала, каждьй из них состоит из аналого-цифрового преобразователя (АЦП) 5,информационный вход которого подключен к выходу соответствующего элемента антенны, и первого блока 6 задержки выход которого соединен с соот- М ветствующим входом сумматора, а также делитель 7 частоты, вход которого соединен с выходом генератора 2 тактовых импульсов, а в каждом из блоков 4.1"4.и обработки сигнала - второй блок 8 задержки и блок 9 памяти, вы - ход второго блока 8 задержки соединен с тактовыми входами АЦП 5 и блока 9 памяти, информационный вход которого соецинен с выходом АЦП 5, а выход - ЗО с информационным входом первого блока 6 задержки, информационный вход второго блока 8 задержки и тактовый вход первого блока 6 задержки соединены с вь 1 ходом целителя 7 частоты, а тактовый вход второго блока 8 задержки соединен с выходом генератора 2 тактовых импульсов.Формирователь диаграммы направленности работает слецующим образом. 40Сигналы с выходов элементов антенны 1 поступают на информационные входы АЦП 5 соответствующих блоков 4.1- 4,", обработки сигнала. Моменты отсчета, т,е, получения выборочных значе ний аналогового сигнала, которые преобразуются при помощи каждого АЦП 5 в цифровую форму определяются появлением импульса на выходе второго блока 8 задержки, Цифровой код с вы- щ йода ЬЦП 5 передается в блок 9 памяти, гце хранится до следующего момента отсчета. Под действием импульса частоты Г. , поступающего с выхода делителя 7 частоты одновременно на тактовые входы всех блоков 6 задержки, цифровые коды из блоков 9 памяти передаются в соответствующие блоки 6 задержки, где задерживаются на несколько периодов частоты Г , после чего поступают на входы сумматора 3, после суммирования передаются на выход устройства.Бремя задержки сигнала в цепи каждого блока 4,1-4.и обработки имеет две составляющие. Первая равна периоду Т частоты 1, она отводится на преобразование уровня аналогового сигнала в цифровую форму, Вторая составляющая равна сумме времени задерж"ки в блоке 6 задержки и времени задержки в блоке 9 памяти, который управляется сигналом с выхода второго блока 8 задержки, Время задержки сигнала в блоке 9 памяти представляет собой разность между временем хранения кода в блоке 9 памяти, которое равно Т, и временем задержки во втором блоке 8 задержки, Если первый и второй блоки задержки имеют число элементов задержки, равное соответственно 1 и 1, то время задержки, определяемое как произведение числа элементов задержки и периода тактовой частоты, равно Т, и в в , для первого1 То и второго блоков задержки соответственно, где п - коэффициент деления делителя 7 частоты.Таким образом, суммарное время задержки сигнала в отдельном блоке обработки сигнала равно 1 Т+ 1 Т + (Т - ), о о о п Изменяя Е, можно изменять время задержки с шагом Т , а изменяя а 1 можно изменять время задержки с болеемелким шагом в , Следовательно, измеТ,няя 1 и 1, можно сформировать диаг" рамму направленности с главным максимумом в требуемом направлении, причем шаг изменения этого направления днрецеляется периодом генератора 2 тактоТвых импульсов, равным Т, = -.В то же время тактовая частота работы основных блоков устройства: АЦП 5, блоков 9 памяти, первых блоков 6 задержки оказывается враз меньше частоты генератора 2 тактовых импульсов. Это позволяет либо снизить требования к быстродействию укаэанных блоков, либо расширить частотный диапазон работы устройства.12722".;3 формула изобретения Составитель Н,ПозднуховТехред Л. Олейник Корректор М. Самборская Редактор Н.Бобкова Тираж 728 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Заказ 6336/46 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 формирователь диаграммы направленности, содержащий -элементную антенну, генератор тактовых импульсов,- 5 входовый сумматор, выход которого является выходом устройства, и блоков обработки сигнала, каждый из которых состоит из аналого-цифрового преобразователя, информационный вход которо- о го подключен к выходу соответствующего элемента антенны и первого блока задержки выход которого соединен с соответствующим входом сумматора, отличающийся тем, что, с 5 целью расширения частотного диапазона, работы устройства, введены делитель настотк 1, вход которого соединен свыходом генератора .тактовых импульсов, а в каждый блок обработки сигнала - второй блок задержки и блокпамяти, выход второго блока задержкисоединен с тактовыми входами аналогоцифрового преобразователя и блокапамяти, информационный вход которогосоединен с выходом аналого-цифровогопреобразователя, а выход в . с информационным входом первого блока задержки, информационный вход второго блоказадержки и тактовый вход первогоблока задержки соединены с выходомделителя частоты, а тактовый входвторого блока задержки Соединен с выходом генератора тактовых импульсов.