Устройство для контроля синхронизма воспроизведенных сигналов

ООЗ СОВЕТСКИХ ЦИАЛИСТИЧЕСК СПУБЛИН ап 12560 504 С 11 В 2713 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 1,д ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ан ство СССР 361 1983. во СССР /36, 1983.(54) УСТРОЙСТВОДЛЯ КОНТРОЛЯ НИЗМА ВОСПРОИЗВЕДЕННЫХ СИГН (57) Изобретение относится ке магнитной записи и позво уменьшить погрешность контр СИНХРО техниетя. Ре(21) 38.09.86. Бюл. У 3А,теклей и И.В.Ч1.84 б.7(088.8)торское свидетел17, кл. С 11 В 2рское свидетельс33, кл. С 1 В 2 гистром 6 сдвига формируется контрольный сигнал, представляющий псевдослучайную последовательность, синхронную с входным сигналом. Послевыпадений или появлений ложных снмво лов во входном сигнале нарушается синхронизм между последним и генерируемым контрольным сигналом. На выходе сумматора 4 формируется сигнал ошибки, представляющий псевдослучайную последовательность, на которую реагирует детектор 7, переключающий триггер 9 и коммутатор 3 для повторного ввода в синхронизм регистра 6 сдвига. 1 ил,Изобретение относится к техникемагнитной записи, а именно к устройствам контроля аппаратуры магнитнойзаписи.Цель изобретения - уменьшение погрешности контроля,На чертеже изображена структурнаясхема устройства.Устройство содержит входную шину1 псевдослучайного сигнала, входнуюшину 2 тактовых импульсов, коммутатор3, первый и второй сумматоры 4 и 5,регистр 6 сдвига, детектор 7 псевдо-случайной последовательности, детектор 8 отсутствия ошибок, триггер 9 ивыходную шину 10 сигнала нарушениясинхронизма. Детектор 7 псевдослучайной последовательности содержит регистр 11 сдвига, сумматоры 12 и 13,инвертор 14, элемент ИЛИ 15, элементИ 16 и счетчик 17. Детектор 8 отсутствия ошибок выполнен в виде счетчика 18.Устройство работает следующимобразом.В первоначальный момент работыустройства нет синхронизма между сигналом, поступающим на входную шину 1,и контрольным сигналом, формируемымрегистром 6 сдвига с сумматором 5(здесь и далее, суммирование ведетсяпо модулю два), при этом коммутатор3 находится в положении, показанномна чертеже, а на выходе сумматора 4формируется сигнал ошибок, представляющий собой по структуре псевдослучайную последовательность, период изакон кодообразования которой соответствуют входной псевдослучайнойпоследовательности. На выходной сигнал сумматора 4 реагирует детектор 7,сигналом с выхода которого перебрасывается триггер 9 и соответственнокоммутатор 3. Входным сигналом вводится в синхронизм регистр 6 сдвига.После записи в регистр 6 безошибочной комбинации исчезает сигнал ошибки с выхода сумматора 4, что фиксируется детектором 8 отсутствия ошибок,выходным сигналом которого возвращается в исходное состояние триггер 9и коммутатор 3, после чего регистром6 сдвига формируется контрольный сигнал, представляющий псевдослучайнуюпоследовательность, синхронную свходным сигналом.При синхронизме входного цифровогосигнала и генерируемого контрольного40 отсутствия ошибок подключены к шине45- тактовых импульсов, второй сумматор,50 55 5 1 О 15 20 25 30 сигнала сигнал ошибок на выходе сумматора 4 отсутствует либо на выходеимеют место одиночные или групповыесимвольные ошибки, на которые не реагирует детектор 7 псевдослучайнойпоследовательности.После выпадений или появлений ложных символов во входном сигнале нарушается синхронизм между последним игенерируемым контрольным сигналом,при этом на выходе сумматора 4 формируется сигнал ошибки, представляющийпсевдослучайную последовательность,на которую реагирует детектор 7, переключающий триггер 9 и коммутатор 3для повторного ввода в синхронизмрегистра 6 сдвига. Процесс работыповторяется.Детектор 7 при поступлении "безошибочной" последовательности работаетследуюшим образом. На выходе сумматора 12 устанавливается уровень сигнала, который является разрешающим дляэлемента И 16. Разрешающим являетсятакже сигнал на другом, входе .элемен-,та И 16, так как прибезошибочной"последовательности есть хотя бы одна"единица" в регистре 11 сдвига, приэтом разрешается счет счетчиком 17тактовых импульсов, При заполнениисчетчика формируется сигнал, которым переключается триггер 9,Формула изобретения Устройство для контроля синхронизма воспроизведенных сигналов, содержащее первый сумматор, первый вход которого соединен с входной шиной псевдослучайного сигнала, а выход подключен к детектору отсутствия ошибок, регистр сдвига, тактовый входкоторого и тактовый вход детектора входы которого соединены с выходами регистра сдвига, а выход соединен свторым входом первого сумматора, о тл и ч а ю щ е е с я тем, что, с целью уменьшения погрешности контроля,оно снабжено детектором псевдослучайной последовательности, триггероми коммутатором, первый сигнальныйвход которого соединен с входной шиной псевдослучайного сигнала, вто-грой - с выходом второго сумматора,выход - с входом регистра сдвига, ауправляющий вход коммутатора соедиЗаказ 4830/52 Тираж 543 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж"35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4нен с выходом триггера и выходной шиной, при этом один вход триггера соединен с выходом детектора отсутствия ошибок, другой - с выходом де 4тектора псевдослучайной последовательности, а входы последнего подключены к выходу первого сумматора и к шине тактовых импульсов.