Устройство для задержки сигналов

(19) (11) СПУБЛИК 51)4 НО 13 САНИЕ ИЗОБРЕТЕНИЯ ЕТЕЛЬСТВ А ТОРС.ОУ ское бюро Чебоксарния Промандров локи вых микро- защиты. ть, Аппа- выпуск СО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Специальное конструкторсистем промышленной автоматикиского производственного объединеприбор(56) Авторское свидетельство СССР765994, кл. Н 03 К 5/153, 1978.Надель Л. А., Дони Н. А. Бдержки времени на интеграл ьнысхемах для комплектных устройствЭлектротехническая промышленносраты низкого напряжения, 19815(96), л. 21.(54) УСТРОЙСТВО ДЛЯ ЗАДЕ РЖСИГНАЛОВ(57) Изобретение относится к устройствам для задержки одного определенного (положительного или отрицательного) фронта входного логического сигнала. Цель изобретения состоит в повышении помехоустойчивости устройства для задержки сигналов по отношению к коротким импульсам помехи, поступающим на вход запуска устройства. Устройство для задержки сигналов содержит входной пусковой блок, инвертирующий входной сигнал и согласующий его по логическим уровням одновременно, запускающий генератор импульсов и сбрасывающий вычитающий счетчик импульсов, который старшим разрядом через резистор подключен к пусковому блоку, а мультиплексированный выход счетчика запрещает генерацию сигналов генератора и одновременно воздействует на выходной блок, усиливающий входной сигнал по мощности.2 з.п. ф-лы, 3 ил.5 25 Форл(ула изобретения 35 Изобретение отцо(.,1;( я к им:ульцй технике, а именно к усз ройгвым для задержки фронта входцо о,Оги нског сигнала, и может быть использо;НО рыз.и 1- ных устройствах автоматики.Цельк) изобрстсния ялястя нгвышецие пом(хоустой 1 ицо(тп ;Гн)йст 1(гы фиг.ре,: ,1 .;1 функциональная схема у(трой: фи. 2 прин ци пиал ьца я э, нкт;)11 к 1х(чы пускоОэ блока; пы фиг 3 принципиальная элекгрическыя схемы генератора импульсов.Устройство для задержки си-палов сод(ржит пусковой блок 1, состоящий из пр( Образователя 2 логических уровней и ипэерторы 3, генератор 4 импульсов, Вычитыюпий счетчик 5 импульсов, резистор 6, выходной блок 7, входную иицу 8, ыхо- ную шину 9, причем преоб,)ызователь 2 ло:ических уровней содержит фиг 2) стыби,итроц 10, резисторы 1 - 13, конденсатор 14, обшую шину 15, а генератор 4 импульсов содержит фиг. 3) диоды 16 - 7, инвсрторь. 819, резисторы 20 21 и конденсатор 22. Счетчик 5 импульсов и ицвертор 3 могу Оыть Выполнены на микросхем 11( серии76.Устройство для задержки сигналов ра ботает следующим образом.В исходном состоянии на Входной иНце 8 нулевой потенциал на выходе пускового блока 1 - единичный потенциал, зыпрецающий работу генератора 4 импульсов по первому входу и удерживак)щий счетчик 5 в нулевом состоянии. При этом нулевой потенциал с мультиплексированного выхода счетчика 5 разрешает работу гецера тора 4 импульсов по второму входу. Ны выходе старшего разряда вычитак)цеО счетчика 5 также присутствует нулевой потенциал. Постоянная времени заряда и разряда конденсатора 11 должна быть це менее чем ца порядок больше длительности допустимых помех. 1 ри возникновении в произвольхыи МО- мент времени на входной шине 8 едини( - ного уровня стабилитрон 10 открывыетс)1, пропуская ток от внешнего источника вход ного сигнала, вследствие чего конденсатор 14 начинает заряжаться. При достижсци напряжения порога срабатывания ицверторы 3 последний формирует ца своем выходе нулевой уровень напряже(ия, разрешаопций работу генератора 4 импульсов и (четника 5 импульсов. ПО первому импульсу гец(- ратора счетчик 5 переводится в состояние. при котором на всех его разрядных вы ходах в том числе и выходе старшего раз - ряда) присутствует уровень логической е,иницы это объясняется тем, что счетчик Вычитаюгций) . Уровень лсгической единицы, возникший на выходе стариего разряды счетчика 5, близкий к величине напряжения питания скачком новыпаст нацряжс цие на входе инвертора 3 ца Величину Определяемую коэффициентом передачи резисторцого делителя на резисторах 6, 12. .ЭТО качок ускоряет фиксацию напряжения логической единицы на входе инвертора 3 и предотвразцает ложное срабатывание пускоого блока 1 при наличии в входном ;ипалс импульсных помех. При достижении четчиком 5 состояния, при котором на )ы,ействованцом мультиплексированном выходе н)являетя единичный сигнал, на выход( блока 7 формируется передний задержанный) фронт выходного импульса. Этот же сигнал блокирует работу генератора импульсов по второму входу. Уровень лоической единицы будет присутствовать на выходной шине до тех пор, пока присутствует единичный сигнал на входной шине. ри окончании единичного сигнала на входной шине 8 единичный уровень формируется ца выходе инвертора 3, возвращающий (хму в исходное состояние.Таким образом, данное изобретение позОляет надежно обеспечить задержку передео фронта входного сигнала на величину, (кбусловлеццую емкостью счетчика импульсов и частотой генератора импульсов при наличии в Входном сигнале импульсных помех. 1. Устройство для задержки сигналов, содержашее пусковой блок, вход которого соединен с входной шиной, выход пускового блока подключен к первому входу генератора импульсов и входу сброса счетчика импульсов, счетный вход которого подклк)чен к выходу генератора импульсов, отяиЧаЮЩЕЕСЯ тсм, Что, С ЦЕЛЬЮ ПОВЫШЕНИЯ помехоустойчивости, пусковой блок состоит из последовательно соедиценцых преобразоВателя логических уровней и инвертора, включешых между входом и выходом пускового блока, второй вход генератора импульсов соединен с сооветствуюцим мульги и;и.к( ированным вы хо том четчика выполненного вычитаюПим, а Выход старшего разряды вычитаюшсго счетчика через резистор соединен с входом ицвертора пускового блока2 Устройство по и. 1, отличаюигеес 1 тем, что генератор импульсов состоит из двух по.едовательцо включенных инверторов, ход первого инвертора через первый и втоц)й диоды соединен соответственно с перым и вторым входами генератора импуль- О, ыход торог инвертора подключен к ы.(оду гецерагора импульсов и через коцдецыгор к:ервьм Выводам первого и второго резисторов, вз Орые выводы которых сое- , И ПЕНЫ СООТВЕТСТВЕННО С ВХОДОМ И ВЫХОДОМ первого инвертора.3. Устройство по п. 1, отличающееся тем, л о и реоб разоате.ь логических уровней со. 1и 1 из НОледотельно (теди ненных ста1251808 фиг. 1 фиг.2 Составитель Г. Ильин Текред И. Верес Корректор В. Бутяга Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4Редактор Н. Слободяник Заказ 4425/57 билитрона, первого и второго резисторов, включенных между входом и выходом преобразователя логических уровней, а первый и второй выводы первого резистора через соответственно третий резистор и конденсатор соединены с общей шиной.