Устройство для оценки амплитуды узкополосного случайного процесса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН а) 4 С 06 Р 15/36 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВУ АВТОРСКОМУ, ЦЕССА (57) Из лительнройствачения а ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпО делАм изОБРетений и ОтнРытю 4(56) Авторское свидетельство СССР В 48824, кл. С 06 Р 15/36, 1975.Авторское свидетельство СССР 9 780010, кл, С 06 Р 15/36, 1980.Авторское свидетельство СССР В 1003104, кл. С 06 С 7/19, 1983. (54) УСТРОЙСТВО ДЛЯ ОЦЕНКИ АИПЛИТУДЫ УЗКОПОЛОСНОГО СЛУЧАЙНОГО ПРОбретение относится к вычисй технике, а именно к устдля оценки мгновенного энамплитуды узкополосного слу.,801249538,чайного процесса, и может использоваться в системах автоматического управления и контроля при наличии значительного уровня аддитивного слу. чайного шума. Цель изобретения - повышение помехоустойчивости - достигается тем, что в устройство, содержащее генератор ортогональных импульсных последовательностей, .вычислитель и компаратор, соединенный с входом устройства, введены знаковые и полуэнаковые корреляторы, выходы которых соединены с вычислительным блоком, формирующим оценку амплитуды в виде частного от деления суммы модулей полузнаковых коэффициентов кор- Е реляции на сумму модулей знаковых коэффициентов корреляции, 1 ил.12 Изобретение относится к устройствам для оценки мгновенного значенияамплитуды узкополосного случайногопроцесса и может использоваться всистемах автоматического управления,и контроля при наличьи значительногоуровня аддитивного случайного шума,тЦель изобретения - повышение помехоустойчивости устройства дляоценки амплитуды узкополосного случайного процесса.При создании устройства учитывался тот факт, что сумма модулей знаковых коэффициентов корреляции исследуемого сигнала относительно ортогональных опорных сигналов является постоянной величиной при заданном уровне шума.На фиг.1 приведена функциональная;схема устройства для оценки амплитудыузкополосного случайного процесса; на.Фиг.2 - структурная схема устройства.Формирователь импульсов может бытьвыполнен перестраиваемым, что позвоЬлит выполнять изменение (перестройку) частоты анализируемого узкополосного случайного процесса.Формирователь формирует два ортогональных, т,е. сдвинутых на 90 одинотносительно другого, знаковых (логических) сигнала.Знаковые и полузнаковые корреляторы могут быть реализованы как цифровыми, так и аналоговыми средстваьщ, однако при цифровой реализациипроще обеспечить оптимальный выборпостоянной времени усреднения корре 1, если з 1 пыС О0, если здпцЕ (О ф,Каждый из знаковых корреляторов Формирует оценку знакового коэффициентакорреляции Сз и Ссоответственно При цифровойреализации интегралыв50приведенных соотношенияхзаменяются насуммы иоценки соответственноравны.Сд=,ЕС(ье; ) зрп х (ьд); К =2 С(в, )х(дЕ 1), ск где д = 1,2п; Ьг, - шаг квантования по времени. Сс =-:-8(с 1 ) з 8 п(х(") ) яК = я( ьг.;)х(6);н 49538 2ляторов при изменении (перестройке)по частоте. Аналогично вычислительный блок, реализующий функцию деления одной суммы модулей входных сиг 5 налов на другую сумму модулей, можетбыть реализован как цифровыми, таки аналоговыми средствами,Устройство содержит компаратор 1,генератор 2 ортогональных импульс 10 ных последовательностей, вычислитель 3, выход которого является выходом 4 устройства, вход 5 которогосоединен с входом компаратора 1 ипервыми (аналоговыми) входами перво 15 го 6 и второго 7 полузнаковых корреляторов, выход компаратора 1 соединен с первыми входами первого 8 ивторого 9 знаковых корреляторов,первый выход генератора 2 соединен с20 вторыми входами первых 6 и 8 соответственно полузнакового и знаковогокорреляторов, второй выход генератора 2 ортогональных импульсных последовательностей соединен с вторыми25 входами вторых полузнакового 7 изнакового 9 корреляторов, выходыкорреляторов 6-9 соединены с входамивычислителя 3, состоящего из сумматоров 10 и 11 и блока 12 деления.30 Устройство работает следующим образом.Исследуемый сигнал х(с) подаетсяна вход 5 устройства. На выходах ге"нератора 2 ортогональных импульсныхЗ 5 последовательность формируются сигналы Б и С(й), имеющие такие жечастоты, и равные 1, если созыв О0, если соз и . ь ОПолузнаковые корреляторы формируют оценки полузнаковых коэффициентов корреляции К .и КТБИ)хй;1о( )( )И,1 Вычислитель 3 обеспечивает выполнение операции вычисления оценки12495 амплитуды А, которая отличается отдействительного значения амплитуды масштабным коэффициентом, равным соответственно К = - (зпи 1)с 1 й 1 Т,или при цифровой реализации К = Бз 1 пЬь 1)1. 10 Таким образом, окончательная оценА ки равна А = - . К,15формула изобретения Устройство для оценки амплитудыузкополосного случайного процесса,Оценки коэффициентов С и С знаковой корреляции по модулю суммируются в вычислителе 3 сумматором 10, который формирует код, служащий нормой обеспечивающей устранение влия 120 ния помех на результаты измерения,Оценки полуэнаковых коэффициентов корреляции, накопленные в корреляторах б и 7, суммируются по модулю в вычислителе 3 сумматором 11, а блок 2 деления обеспечивает формирование на выходе 4 вычислителя и устройства оценки амплитуды в соответствии с выражением: 38 4содержащее компаратор, вход которогоявляется входом устройства, вычислитель,.выход которого является выходом устройства, и генератор ортогональных импульсных последовательностей, о т л и ч а ю щ е е с я тем,что, с целью повышения помехоустойчивости, оно содержит первый и второй знаковые корреляторы и первый ивторой полузнаковые корреляторы,первые входы двух последних из которых объединены с входом устройст- .ва, выход компаратора подключен кпервым входам первого и второго знаковых корреляторов, первый и второйвыходы генератора ортогональныхимпульсных последовательностей подключены соответственно к Вторым входам первых знакового и полузнаковогокорреляторов и вторым входам вторыхзнакового и полузнакового корреляторов, при этом вычислитель состоитиз первого и второго сумматоров иблока деления, выход которого является выходом вычислителя, а первыйи второй входы блока деления соединены с выходами суммы первого и второго сумматоров вычислителя, входыпервого и второго слагаемых первогосумматора вычислителя соединены соответственно с выходами первого ивторого знаковых корреляторов, а входы первого и второго слагаемых второго сумматора вычислителя соединены соответственно с выходами первого и второго полузнаковых корреляторов.