Фазовый дискриминатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (1 13 А 1 Оз В 13/О р Лв вс ОБРЕТЕНИ ВМСЛМ 0 11"1 йА ЕЛЬСТ ий влев 81,ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЫ ОПИСАНИЕ Н АВТОРСКОМУ СВ(56) Авторское свидетельство СССРИй 849418, кл. Н 03 Р 13/00, 20,06,77,Авторское свидетельство СССР9 1029396, кл. Н 03 В 13/00, 11.12.(57.) Изобретение относится к радиотехнике и м.б. использовано в системахфазовой автоподстройки частоты дляслежения за фазой колебания. Повышается помехоустойчивость. Устр-во содержит цифровой интегратор (ЦИ) 1,инвертор 2, два элемента И 3 и 4,двухпороговый детектор (ДД) 5, состоящий из компараторов 6 и 7 верхнегои нижнего уровней и элемента ИЛИ 8,генератор тактовой частоты 9. Входной сигнал, представляющий собойсмесь полезного сигнала с шумом илитолько полезный сигнал, в результатеобработки ДД 5 из непрерывного преобразуется в последовательность импульсов, поступающую на входы элементов И 3 и 4С выходов элементов И 3и 4 пачки импульсов поступают соответственно на суммирующий и вычитающий входы ЦИ 1, который выполнен на щсреверсивном счетчике. Если входной иопорный сигналы синфавны (не синфав Яны), то количество импульсов, ос1241413 20 тавшихся в ЦИ 1 за период опорногонапряжения, будет (не будет) равнонулю. Знак напряжения и его величинабудут определять знак и величину рас 1Изобретение относится к радиотехнике и может использоваться в системах фазовой автоподстройки частотыдля слежения за фазой колебания.Цель изобретения - повышение поме- БхоустойчивостиНа Фиг. 1 приведена структурнаяэлектрическая схема предложенного фазового дискриминатора; на Фиг. 2, 3и 4 - эпюры напряжения в различных 10точках схемы фазового дискриминаторапри условии отсутствия дестабилизирующих факторов: при условии, когдавходной сигнал искажен помехой,сдвигающей значащий момент в,сторону 15отставания; при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в сторону опережения соответственно,Фазовый дискриминатор содержитцифровой интегратор 1, инвертор 2,"первый и второй элементы И 3 и 4,двухпороговый детектор 5, состоящийиз компаратора 6 верхнего уровня,компаратора 7 нижнего уровня и эле".мента ИЛИ 8, генератор 9 тактовойчастоты.Фазовый дискриминатор работаетследующим образом.зоВходной сигнал фазового дискриминатора, представляющий собой смесьполезного сигнала с шумом (фиг. За,4 а) или только полезный сигнал(фиг. 2 а), поступает на входы компараторов 6 и 7, пороги срабатываниякоторых (Б Ц) выбраны в соответствии с уровнем помех в канале связи(фиг. 2 а, За, 4 а). Выходными сигналами компараторов 6 и 7 будут прямоугольные импульсы различной длительности, соответствующие частотному заполнению входного сигнала и выставленному порогу срабатывания компара.торов 6 и 7, Так как входной сигнал согласования входного и опорного сигналов. Цель достигается введениемДД 5 и выполнением ЦИ 1 на реверсивном счетчике. 4 ил. 2подается на неинвертирующий вход ком паратора 6 верхнего уровня и на инвертирующий вход компаратора 7 нижнего уровня, то после компаратора 6 верхнего уровня полярность импульсов совпадает с полярностью входного сигнала (фиг. 2 б, Зб, 4 б), а после компаратора 7 нижнего уровня полярность будет противоположной (фиг. 2 в, Зв, 4 в). Положительные импульсы с выходов компараторов 6 и 7 суммируются элементом ИЛИ 8. В результате проделан ной обработки входной сигнал из непрерывного преобразуется в последовательность импульсовхарактеризующую ся тем, что участки перехода через нулевой уровень, которые подвержены максимально воздействию помехи, в дальнейшей обработке не участвуют (Фиг. 2 г, Зг, 4 г). Полученная последовательность импульсов поступает на первые входы элементов И 3, 4, На второй вход элементов И 3 и 4 подается опорное напряжение, частота которого в два раза больше частоты вход ного сигнала (фиг. 2 д,е; 3 д,е;4 д,е). На третьи входы элементов И 3 и 4 подаются импульсы счета, частота которых много больше, чем частота входного сигнала, которые определяют точность работы фазового дискриминатора (фиг. 2 ж, Зж, 4 ж), На выходах элементов И 3 и 4 образуются пачки импульсов, частота заполнения которых соответствует частоте импульсов счета, а длительность - от носительному временному расположению импульсов опорного сигнала и импульсов, приходящих с выхода элемента ИЛИ (фиг. 2 з,и; Зз,и, 4 з,и), соответствующих входному сигналу. С выхода эпемента И 3 пачки импульсов поступают на суммирующий вход цифрового интегратора 1, а с выхода элемента И 4 - на вычитающий вход цифрового1241413 го НИИПИ Заказ 361153 Тираж 816 Подписи олигр. пр-тие, г, Ужгород., ул. Проектная роиз интегратора 1, выполненного на реверсивном счетчике. Если входной и опорный сигналы синфазны, то длина пачки, а значит и количество импульсов счета в ней, поступающих на сум мирующий вход, будут равны длине пачки и количеству импульсов счета в ней, поступающих на вычитающий вход цифрового интегратора 1 и значит количество импульсов, оставшихся в цифровом интеграторе 1 за период опорногонапряжения, будет равно нулю ( фиг, 2 к,Количество импульсов счета (на фиг, 2 и,Зи, 4 и) соответствует ординате пилообразного напряжения на фиг. 2 к, 3 к,154 к. Если фаза входного сигнала не соответствует фазе опорного, то длительности пачек импульсов счета, поступающих на суммирующий и вычитающий вход цифрового интегратора 1, будут различны. Тогда количество импульсов, . оставшихся в реверсивном счетчике (цифровом интеграторе 1) в результате описанного изменения за период 25 опорного напряжения, не будет равнонулю. Знак напряжения и его величина будут определять знак и величину рас согласования входного и опорного сигналов. Формула изобретения Фазовый дискриминатор, содержащий инвертор, два элемента И и цифровой интегратор, выход которого является выходом фазового дискриминатора, а входы соединены с соответствующими выходами элементов И, при этом первые входы элементов И объединены, а второй вход первого элемента И является входом опорного сигнала и соединен через инвертор с вторым входом второго элемента И, о т л и ч аю щ и й с я тем, что, с целью повью шения помехоустойчивости, в него введен двухпороговый детектор, выход которого соединен с первыми входами элементов И, информационный вход является входом фазового дискриминатора, а управляющие входы являются входами опорных напряжений, при этом . цифровой интегратор выполнен в виде реверсивного счетчика, а третьи входы элементов И соединены с генератором тактовой частоты.