Усилитель считывания

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) Ш) О 4 Н 03 К 19/00 5/О ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБРЕТЕНИЯ ,."К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ/00, 16.02,84. 54) 57) СИЛИТЕЛЬ СЧИТЫВАНИЯ зобре качес ение может быть использове усилителя считывания устройств. Цель изобреение потребляемой мощносе схемы и расширение ых возможностей. Усилит транзисторы 1 и 2, диоано нающих н сни т упрощеннкциональ тель содер 803935/24-212.10.845.05,86. Бюл. В 18.О,Ботвиник, М,П.Семин и Е.В.Григорь2 1.373(088.8)аталог фирмы Ра 1 чсдаа Воок, 1977.орское свидетельст364, кл. Н 03 К 19 ды 3 и 4, транзистор 5, тиристор 6, резисторы 7-10, тиристор 11, информационный вход 12, резистор 13, двухэмиттерный транзистор 14, управляющие входы 15 и 16, выход 17. Введение тиристора 6, резистора 13 и двухэмиттерного транзистора 14 позволило исключить блокировку управляющих входов 15 и 16, что привело к упрощениюусилителя; экономия потребляемой мощности достигается за счет использования цепи обратной связи - тиристора 6, коллектора-эмиттера транзистора 5, швы нулевого потенциала, расширение функциональных возможностей достигается за счет реализации дополнительной функции усилителя - функции запоминания считанной информации. 1 ил.12316 20 111 зобретение относится к импульсной технике, в частности к микроэлектронике, и может быть использовано в качестве усилителя считывания для запоминающих устройств.5,Целью изобретения является снижение потребляемой мощности, упрощение схемы и расширение Функциональных возможностей за счет обеспечения запоминания считанной информации. ОНа чертеке представлена принципиальная электрическая схема усилителя считывания.Схема содержит транзисторы 1 и 2, диоды 3 и 4, транзистор 5, первый тиристор 6, резисторы 7 г 10, тиристор 11, информационный вход 12, резистор 13, двухэмпттерпый транзистор 14, управляющие входы 15 и 16, выход 17. Коллектор транзистора 1 соединен с шиной питания, эмиттер с базой транзистора 2, коллектор которого соединен с катодом первого из двух последовательно соединенных диодов 3 и 4, а эмиттер - с общей 25 шиной и эмпттером транзистора 5, коллектор которого сое,цинен с базой первого транзистора, 1-базой первого тпристора 6, которая соединена с анодом второго диода 4 и с резистором 7, второй конец которого соединен с анодом тиристора б, катод которого через резистор 8 соединен с базой транзистора 5 и одним выводом резистора 9, второй вывод которого соединен с об 35 щей шиной и одним концом резистора 10, второй вывод которого в свою очередь соединен с эмиттером транзистора 1. Схема содержит также тиристор 11, анод которого соединен с шиной питания, его-база является информационным входом 2 схемы, )-база соединена с резистором 13, второй вывод которого соединен с катодом тиристора 11 и анодом тиристора 6, 1-база тиристора 11 соединена с базой и коллектором двухэмиттерного транзистора 14, оба управляющие входы 15 и 16 которого являются управляющими входами усилителя, Коллектор транзисто 50 ра 2 является выходом 17 схемы.Усилитель считывания работает следуюцтм образом.Если в цепция -базы тиристоуа 11 (вход 12) даже кратковременно протекает ток и на управлпощие входы 1555 и б транзпстора 14 подано напряже 11 11 нп е , соответствующее л о гич ес кои 1 т о т и ри ст о ры 6 и1 в ключактся и н а 00 2коллекторе транзистора 5 устанавлицается уровень напряжения, определяемый как3 .=(Е +к )+ Б -база -катодПр.к 5 1 3 8 Ртиристора 6,0Яэкгде- падение напряжения на переходе база эмиттер транзистора 5;О р - база-катод тиристора 6 - падение напряжения на переходе р-база -катод тиристора 6(равно примерноЙэг)Напряжение О- не зависит от напряжения питания. Это обеспечивает постоянство напряжения на переходах база - эмиттер транзисторов 1 и 2. Постоянство напряжения на выходе схемы 17 при токе нагрузки обеспечивает отрицательная обратная связь по току с р-базы тиристора 6 через диоды 3 и 4 на выход 17 схемы,. При этом выходной транзистор 2 усилителя открыт.Таким образом, кратковременное протекание тока в цепи-базы тиристора 11 вызывает его включение и, как следствие, включение выходного транзистора 2, т.е. реализуется функция запоминания считанной информации.При этом резистор 13 шунтирует переход р-база - катод тиристора 11 и определяет минимальную величину тока в цепи; и -база в , вход 12 тиристора 11, при которой он включается, т.е. резистор определяет порог чувстзительпости усилителя по информацион - ному входу 12. Резистор 7 определяет величину тока в р-базу тиристора 6 во включенном состоянии. При этом тиристор 6 находится в активном режиме за счет действия отрицательной обратной связи по току. Цепь обратной связи - тиристор б, коллектор-эмиттер транзистора 5, шина нулевого потенциала. Это обеспечивает экономию потребляемой мощности.Резистор 10 шунтирует переход база - эмиттер выходного транзистора 2, обеспечивая рассасывание избыточного заряда из базы этого транзистора при его выключении.Если в цепи н -базы тиристора 11 (вход 12) ток отсутствует или хотя1231600 1 О 15 Формула и з о бр ет ения Составитель Г,КрапиваРедактор Т.Парфенова Техред И.Попович Корректор М.Самборская Заказ 2660/57 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 бы на одном из управляющих входов 15 или 16 схемы, напряжение соответствует уровню логического нуля, то тиристор 11 закрыт, При этом закрыт и тиристор 6, из-за чего ток в базе транзистора 1 отсутствуетф а следовательно, закрыт и выходной транзистор 2.Так как для включения усилителя необходимо появление достаточной величины тока по информационному входу 12, то отсутствует необходимость в блокировании управляющих входов 15 и 16 усилителя и во время переходно - го процесса, что приводит к значительному упрощению схемы усилителя. Усилитель считывания, содержащий первый транзистор, коллектор которо-, го соединен с шиной питания, а эмиттер - с базой второго транзистора, коллектор которого через два последовательно соединенных диода соединен с базой первого транзистора, с Р -базой первого тиристора, первым выводом первого резистора и коллектором третьего транзистора, эмиттеры второго и третьего транзисторов соединеныс общей шиной, эмиттер первого транзистора через второй резистор соединен с общей шиной, второй вывод первого резистора соединен с анодом первого тиристора, катод которого черезтретий резистор соединен с базойтретьего транзистора и первым выводом четвертого резистора, второй вы 1 вод которого соединен с общей шиной,коллектор второго транзистора соединен с выходной шиной, о т л и ч а ющ и й с я тем, что, с целью сниженияпотребляемой мощности, упрощения схемы и расширения функциональных возможностей, в него введены второйтиристор, пятый резистор и двухэмиттерный транзистор, причем анод вто- .рого тиристора соединен с шиной питания, его и -база - с информационнымвходом, а Р -база - с базой двухэмиттерного транзистора, первый и второй эмиттеры которого соединены с соответствующими управляющими входамисхемы, а коллектор - с его базойи первым выводом пятого резистора,второй вывод которого соединен с катодом второго тиристора и анодомпервого тиристора.