Цифровой фазочастотный компаратор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И 9) (11) 1114 Н ОЗ В 1 З/ОО АРСТВЕННЫЙ НОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ГОС САНИЕ ИЗОБРЕТЕН АВТОРСНОМЪ( СВИДЕТЕЛЬСТВ гич. "1" на выходах С 2 и 3 появляются одновременно, что приводит ксмене уровня сигнала на выходе элементаИЛИ-НЕ 4 на уровень логич. О".и кпереключению БЭ б. На инверсномвыходе последнего появляется сигналс уровнем логич. "1", устанавливающий С 2 и 3 в исходное состояние,на выходах которых происходит сменасигнала от уровня логич."1" к уровню "О", в связи с чем БЭ 5 переклю", и на этом заканчивается первый циклконтроля.Следующий цикл начинается в,момент очередного после сброса С 2 и 3периода опорных импульсов и также заканчивается переключением БЭ 5, т.о. на(541 ЦИФРОВОИ ФАЗОЧАСТОТНИИ КОМПАРАТОР(57) Изобретение может использоваться в радиотехнических устройствахконтроля частоты и фазы импульсных,последовательностей. Цель изобрете, ния - повышение точности. Устройствосодержит элемент НЕ 1, два счетчика(С) 2,3, элемент ИЛИ-НЕ 4 и два бистабильных элемента (БЭ) 5, 6.Если контролируемая частота 1 иопорная частота Й, равны и совпадаютпо фазе, то сигналы с уровнем лоан 77 устройства устанавливы со скважностью Я(опережает) от фазыто на выходе устроливается сигнал с уро ся выходе импульс "меандр Е, или отстает сигнала типаше) сигнал опорногствавием 111 и (ио 1)Изобретение относится к радиотехнике и может использоваться врадиотехнических устройствах контроля частоты и фазы импульсных последовательностей.Цель изобретения - повышениеточности цифрового фазочастотногокомпаратора.На чертеже приведена функцио(нальная электрическая схема цифрового фазочастотного компаратора,Предлагаемый компаратор содержитэлемент НЕ 1, первый 2 и второй 3счетчики, элемент ИЛИ-НЕ 4, первый5 и второй 6 бистабильные элементы,В качестве бистабильных элементовмогут использоваться, например,Х-Ктриггеры с динамическими входамиЛиК,Цифровой фазочастотный компаратор работает следующим образом.Контролируемая, последовательность,импульсов с частотой Й поступает насчетно вход второго счетчика 3,который является вторым входом цифрового фазочастотного компаратора.На счетный вход первого счетчика 2поступает опорная последовательностьимпульсов с частотой К, и скважностью Я 2.,В исходном состоянии на инверсномвходе второго бистабильного элемен. та 6 присутствует уровень логической единицы, который по входам сброса удерживает счетчики 2 и 3 в исходном состоянии. Очередной импульсопорной частоты Й переключает второй бистабильный элемент 6 в единичное состояние. При этом снимаетсясигнал сброса с входов счетчиков 2и 3. В,связи с этим начало счета импульсов обоими счетчиками 2 и 3,т.е. начало контроля, совпадает смоментом начала периода опорных сигналов.Если частоты й и Й равны и сов 2падают по фазе, то сигналы с уровнемлогической единицы на выходах счет-.чиков 2 и 3 появляются одновременно.Это приводит к смене уровня сигналана выходе элемента ИЛИ-НЕ на уровеньлогического "О" и переключениювторого бистабильноюо элемента 6.На его инверсном выходе устанавливается сигнал с уровнем логической "1,в связи с чем счетчики 2 и 3 устанавливаются в исходное состояние.На выходах счетчиков 2 и 3 происхо кой "1" к уровню 0. В связи сэтим первый бистабильный элемент 5переключается в противоположное состояние. На этом заканчивается первый цикл контроля. Следующий циклконтроля начинается в момент очередного сброса счетчиков 2 и 3 периодаопорных импульсов и также заканчивается переключением первого биста"бильного элемента 5.Таким образом, если частоты Йи 2 равны и фазовый сдвиг контролируемых импульсов отсутствует, тона выходе цифрового фазочастотногокомпаратора устанавливаются импульсы со скважностью Я = 2 типа "меандр".Если контролируемая частота й 20ниже опорной Й или фаза контролируемого сигнала отстает от фазы опорного сигнала, то на выходе цифрового 25 30 35 40 45 50 55 дит смена сигнала от уровня логичесфазочастотного компаратора устанавливается сигнал с уровнем логической "1". Это вызвано тем, что после заполнения первого счетчика 2 счетчики 2 и 3 устанавливаются в исходное состояние и переключающие первый бистабильный элемент 5 импульсы поступают только на его первый вход,В случае, когда контролируемая частота Й больше опорной Е или фаза,контролируемого сигнала опережает фазу опорного, переключающие первый бистабильный элемент 5 импульсы поступают только на второй его вход и на выходе цифрового фазочастотного компаратора устанавливается сигнал с уровнем логического "ОфФормула изобретения Цифровой фазочастотный компаратор, содержащий первый и второй счетчики, входы сброса которых объединены, элемент НЕ и первый бистабильный элемент; выход которого является выходом цифрового фазочастотного компаратора, о т л и ч а ю - щ и й с я тем, что, с целью повышения точности, в него введены второй бистабильный элемент и элемент ИЛИ-НЕ, причем счетный вход первого счетчика объединен с входом элемента НЕ и является первым входом цифрового фаэочастотного компаратора, выход первого счетчика соединен с первым входом первого бистабильного1223331 4которого соединен с выходом элемента- НЕ, а инверсный выход соединен с входами сброса первого и второго счетчиков, причем счетный вход вто 5рого счетчика является вторым вхо" дом цифрового фазочастотного компаратора. элемента и первым входом элементаИЛИ-НЕ, выход второго счетчика соединен с вторым входом первого бистабильного элемента и вторым входомэлемента ИЛИ-НЕ, выход которого соединен с первым входом второго бистабильного элемента, второй вход Тирам 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открыгий 113035, Москва, Ж, Раушская наб., д.415