Устройство для подавления помех

(19) (11) 692 А Ю 1) Ф Н 03 К 5 153 2 ОПИСАНИЕ ИЗОБРЕтЕНИя 7.Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ иг. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 519857, кл. Н 03 К 5/153, 1976,(54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ(57) Изобретение относится к вычислительной технике и автоматике, можетбыть использовано в формирователяхимпульсов с подавлением помех иявляется дополнительным к авт. св. У 519857. Цель изобретения - повышение помехоустойчивости устройства. Устройство содержит триггеры 1 и 2, 5 и 6, вход 3 устройства, инвертор 4, управляющий вход 7 устройства и выход 8 устройства. Введение инвертора 4 и триггеров 5 и 6 позволяет подавлять помехи отрицательной полярности (помеха отрицательной полярности - кратковременное пропадание единичного сигнала на управляющем входе устройства), а следовательно, в два раза повысить количество исправляемых ошибок. 2 ил.ЕУстройство относится к вычислительной технике и автоматике, может быть применено в формирователях импульсов с подавлением помех и является усовершенствованием изобретения по авт. св, У 519857.Целью изобретения является повышение помехоустойчивости устройства за счет подавления помехи отрицательной полярности (помеха отрицательной полярности - кратковременное пройадание единичного сигнала на управляющем входе устройства).На фиг. 1 представлена функцио - нальная схема устройства; на фиг. временные диаграммы.Устройство для.подавления помех содержит два триггера 1 и 2, входы раздельной"установки в 0" которых объединены, вход синхронизации триг. гера 1 является входом 3 устройства, единичный выход триггера 2 является выходом устройства, единичный выход триггера 1 соединен с единичным входом триггера 2, единичный вход которого объединен с его входом синхронизации, нулевой вход заземлен, а инверсный выход соединен с единичным входом триггера 1, причем входы раздельной установ-явки в "О" обоих триггеров 1 и 2 объединены, инвертор 4, третий и четвертый триггеры 5 и 6, инверсный выход второго триггера 2 соединен с входом раздельной установки в "О",четвертого триггера 6, а входы раздельной установки в "О" триггеров 1 и 2 соединены с выходом инвертора 4, вход которого подключен к входу раздельной установки в "О" третьего триггера 5 и являе".я управляющим входом 7 устройства, информационный вход Л третьего триггера 5 соединен с инверсным выходом четвертого триггера 6, а единичный выход третьего триггера 5 соединен с информационным входом 1 четвертого триггера 6, информационный вход К которого соединен с общей шиной, а единичный выхоц является выходом 8 устройства, причем входы синхронизации триггеров 5 и 6 объединены с входом синхронизации первого триггера 1. На фиг. 2 обозначены: а - сигнал на входе 3 синхронизации б - сигнал на управляющем входе 7, в - сигнал на выходе триггера 5, г - сигнал5 10 15 20 25 ЗО 35 40 5 50 При подаче нулевого сигнала или при действии помехи отрицательной полярности на управляющем входе 6 устройства по спаду первого тактово. го импульса, пришедшего после подачи нулевого сигнала, или после на выходе инвертора 4, д - сигнална выходе триггера 1, е - сигнална инверсном выходе триггера 2, ж -сигнал на выходе 8 устройства,Устройство работает следующимобразом.В исходйом состоянии на управляющем входе 7 устройства присутствует нулевой сигнал, которым триггер5 устанавливается в нулевое состояние при включении напряжения питания устройства и тем самым запрещаетработу по входу 3 триггера 6, Одновременно на входах К-триггеров 1 и2 присутствует единичный сигнал, который позволяет триггерам 1 и 2устанавливаться в произвольное состояние. Но максимум через время,равное двум периодам тактовых импульсов после включения напряженияпитания на инверсном выходе триггера 2 появляется нулевой сигнал,который устанавливает триггер б внулевое состояние, что соответствует исходному состоянию устройства.При подаче единичного сигнала науправляющий вход 7 устройства запрещается работа триггеров 1 и 2 иразрешается работа триггеров 5 и б.Спадом первого пришедшего тактовогоимпульса, поступившего на входсинхронизации устройства 3, триггер5 устанавливается в единичное состояние, Если единичный сигнал науправляющем входе 7 недостаточнойдлительности, меньше чем периодследования тактовых импульсов, топереброс триггера б в единичное состояние по спаду следующего тактовогоимпульса не произойдет, а триггер 5возвратится в нулевое состояние,А если длительность единичного сигнала на управляющем входе 7 больше,чем период следования тактовых импульсов, то по спаду следующего тактового импульса триггер 6 устанавливается в единичное состояние и навыходе 8 устройства появляетсясигнал логической единицы, Нулевойсигнал с инверсного выхода триггера6 запрещает устанавливаться в единичное состояние триггеру 5,120361 1 1 11Фиг. г ВНИИПИ Заказ 8429/60 Тираж 871 Подписное Филиал ППП "Патент", г.Ужгород, ул,Проектная, 4 действия помехи отоицательной полярности на управляющем входе Ьустройства триггер 1 устанавливается в единичное состояние.Если длительность помехи отрицательной полярности на управляющем входе устройства 7 меньше, чем период следования тактовых импульсов, то восстановление единичного сигнала на управляющем входе 6 устрой ства устанавливает триггер 1 в нулевое состояние, а триггер 5 подтверждает свое нулевое состояние, не нарушая сигнала на выходе 8 устройства. А при подаче нулевого сигнала 15 или при действии помехи отрицательной полярности на управляющем входе 7 устройства на время больше, чем период следования тактовых импульсов, 7 о спаду второго тактового 20 импульса триггер 1 устанавливается в нулевое состояние, а триггер 2 в единичное состояние. Нулевой сигнал с инверсного выхода триггера 2 запрещает установку триггера 1 в еди ничное состояние и устанавливает триггер 6 в нулевое состояние, что соответствует нулевому сигналу на выходе.Таким образом, использование устройства для подавления помех позволяет в два раза повысить количествоисправляемых ошибок по сравнению сизвестным устройством,Формула изобретения Устройство для подавления помех по авт. св. 11 519857, о т л и ч а ю" щ е е с я тем, что; с целью повышения помехоустойчивости, в него введены инвертор и третий и четвертый триггеры, инверсный выход второго триггера соединен с входом раздельной установки в "0" четвертого триггера, а входы раздельной установки в "О" первого и второго триггеров соединены с выходом инвертора, вход которого подключен1к входу раздельной установки в 0 третьего триггера и является управляющим входом устройства , информацио нный вход 1 третьего триггера соединен с инверсным выходом четвертого триггера, а единичный выход третьего триггера соединен с информационным входом четвертого триггера, информационный вход К которог о соединен с общей шиной, а единичный выход является выходом ус тр ойст ва , причем входы синхрони зации третьего и четвертого триггеров объединены с входом синхронизации первого триггера ,