Дифференциальный усилитель

(511 Н 03 Р 3/45 Ытий ПИСАНИ Ет ЕЛЬСТ СНОМ А(56Р 10 о-.явК иеля СУДАРСТВЕННЫЙ КОМИТЕТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТК(54)(57) ДИффЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ,содержащий первый входной дифферен-.,циальный каскад, выполненный покас-: .кадной схеме, имеющий первый, втрой, третий и четвертый выходы,ляющиеся попарно противофазными,соединенные с входами соответственно первого, второго, третьего и четвертого отражателей тока, выводыпитания которых подключены к первойи второй шинам источника питаниясоответственно, и генератором токав токозадающей цепи, выполненнымна пятом и шестом отражателях тока,выходы которьи объединены и являютсявьиодом генератора тока, а выводыпитания подключены соответственнопервой и второй шинам источника п ЯО 1166271 А тания, о т л и ч а ю щ и й с я тем,что, с целью повышения коэффициентаподавления синфазного сигнала, параллельно первому входному дифференциальному каскаду введен второйвходной дифференциальный к",скад,выполненный по каскадной схеме, токозадающая цепь которого соединенас выходом генератора тока, и имеющийпервый, второй, третий и четвертыйвыходы, являющиеся попарно противофазными, соединенные соответственнос вторым, первым, четвертым и третьим выходами. первого входного дифференциального каскада, а также введены первый, второй, третий и четвертый дополнительные транзисторы,коллекторы которых являются попарнопротивофазными выходами дифференциального усилителя, базы подключенык выходам соответственно первого,второго, третьего и четвертого отражателей тока, причем эмиттеры первого и второго дополнительньи транзисторов объединены и подключены к входу пятого отражателя тока, а эмиттеры третьего и четвертого дополнительных транзисторов объединены иподключены к входу шестого отражат тока.Изобретение относится к вычисли тельной технике и технике связи иможет использоваться в аналоговыхвычислительных машинах, в системахавтоматики и телемеханики. 5Цель изобретения - повьппениекоэффициента подавления синфаэногосигнала,На чертеже представлена принципиальная электрическая схема пред 10лагаемого устройства.Дифференциальный усилитель содержит первый входной дифференциальныйкаскад, выполненный на транзисторах1-4, второй нходн 1 й дифференциальныйкаскад, ныполненнь й на транзисторах5 - 8, первый 9, вт ой 10, третий 11,четвертый 12 отраж гели тока, генератор тока, выполненный на пятом 13и шестом 14 отражателях тока, а также первый 15, второй 16, третий 17,четвертый 18 дополнительные транзисторы, первую 19 и вторую 20 шиныисточника питания, при этом четырепопарно протинофаэных выхода дифференциального усилителя соединены скаскадом 21 с несимметричным выходом.Устройство работает следующимобразом,Дифференциальный сигнал, поданныйна базы транзисторов 1 и 2, усиливается и инвертируется на их коллекторах. Затем усиливаемый сигнал поступает с коллектора транзистора 1 навход первого отражателя 9 тока, а с 35коллектора транзистора 2 - на вход .второго отражателя 10 тока. На выходах первого 9 и второго 10 отражателей тока сигнал инвертируется и складывается в Фазе с усилинаемым сигна Олом на коллекторах соответственнотранзисторов 6 и 5. С эмиттеров транзисторов 1,2 и 5,6 усиливаемый дифФеренциальный сигнал поступает в эмиттеры транзисторов 3 и 4 и в эмиттеры 45транзисторов 7 и 8, включенных по схе"ме с общей базой, где усиливается.С коллекторов транзисторов 3 и 4 усиливаемый сигнал поступает соответственно на входы третьего 11 и четвертого 12 отражателей тока, на выходахкоторых инвертируется и складываетсяв, фазе с сигналом на коллекторахтранзисторов соответственно 8 и 7,Таким образом, осуществляется сложение усиливаемых сигналов, При этомсуммируемые усиливаемые сигналы наколлекторах транзисторов 5 и 6, 7 и 8 находятся попарно между собой в про.тивофазе, база транзистора 1 является инвертирующим нходом дифференциального усилителя, а база транзистора 2 -. его неинвертирующим входом.Далее усилинаемый сигнал поступает на базы второго 16, первого 15, четвертого 18 и третьего 17 дополнительных транзисторов. При подаче возрастающего уровня сигнала на входы дифференциального усилителя соответственно увеличивается уровень сигнала на базах первого 15, второго 16,третьего 17 и четвертого 18 дополнительных транзисторов, что определяет соответственное увеличение тока в ихэмиттерах, а это вызывает увеличениетока на выходах пятого 13 и шестого14 отражателей тока и, следовательно,приводит к увеличению базовых токов транзисторов 3,4,7,8 и эмиттерных токов транзисторов 1,2,5,6, т.е. приводит к увеличению тока, потребляемого первым и вторым входными дифФеренциальными каскадами дифференциального усилителя. Вследствие этого улучшается линейность вольт-амперных характеристик, входящих в него активных элементов, что приводит к значительному. уменьшению коэффициента нелинейных искажений дифференциального усилителя и амплитуды боковых составляющих частот передаваемого сигнала,Дифференциальный сигнал, поступающий на базы первого 15, нторого 16, третьего 17 и четвертого 18 дополнительных транзисторов, усиливается, инвертируется на их коллекторах и поступает на каскад 21. Синфазные входные напряжения в значительной мере подавляются эа счет большого дифференциального сопротивления пятого 13 и шестого 14 отражателей тока токоэадающей цепи, выходы которых включены в базовую цепь транзисторов 3,4,7 и 8. Однако такое подавление синфазных сигналов (порядка - 50-60 дБ) является недостаточным для надежного Функционирования дифференциального усилителя в режиме компариронания и в условиях большого уровня помех, определяемого допустимым уровнем и величиной поданления синфазных помех, абсолютная величина которой должна быть сравнима или превышать величину коэффициента усиления дифференциального сигнала.1166271 Составитель И,ВодяхинаРедактор О.Бугир Техред Т,Фанта Корр Л.Пилипенк каз 432комитета ССел открьггийМ шская наб.,1/52 ВНИИПИ по д 113035, Тираж 872Государственногоам изобретений иосква, Ж, Рау одписное Патент", г,ужгород, ул.Проектная,4 Филиал Для более полного подавления синфазных входных напряжений синфазные сигналы, поступающие на базы транзисторов 1,2 и 5,6, инвертируются на их коллекторах. С коллекторов транзисторов 1 и 2 инвертированный синфазный сигнал снова инвертируется в первом 9 и втором 10 отражателях тока и складывается в противофазе .на коллекторах транзисторов 6 и 5, Одновременно синфазный сигнал поступает на коллекторы транзисторов 3,4 и 7,8. С коллекторов транзисторов 3 и 4 сигнал поступает на входы третьего 11 и четвертого 12 отражателей тока, где инвертируется и суммируется в противо 4фазе на коллекторах транзисторов 8 и 7 соответственно. Неподавленные составляющие синфазного сигнала в противофазе поступают на базы тран 5 эисторов 15-18 а с их эмитт .ровна входы пятого и шестого отражателей 13 и 14 тока, где инвертируются и суммируются в противофазе.При этом дополнительная компенсация помех составляет 20-30 дБ. Таким образом, токозадающая цепь на пятом 3 и шестом 14 отражателях тока подавляет синфазные составляющие сигналы, что обусловле" 15 но противофаэной компенсациейсигналов помех.