Дискретная линия задержки

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19 415 Н 03 13 ГОС ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСИОМУ СВИДЕТЕЛЬСТВУ ство СССР 1978.во СССР 1981.АДЕ РЖКИ, о соеди( однотип,входной,коллектоезистор питания, с источ ерез резис ния эмитобщей шика состоит которого анзистора ДАРСТВЕННЫЙ КОМИТЕТ СССР ЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54)(57) ДИСКРЕТНАЯ ЛИНИЯ 3состоящая из последовательнненных входного каскада иных времязадерживающих ячееккаскад состоит из транзисторкоторого через нагрузочный.соединен с шиной источникабаза транзистора соединенаником входного сигнала и чтор с шиной источника пита, ной, время задерживающая ячейиз первого транзистора, база,соединена с коллектором тр входного каскада, коллектор - с шиной источника питания, эмиттер через первый резистор - с общей шиной и накопительного. конденсатора, одна обкладка которого соединена с резистором в цепи эмиттера первого транзистора, а другая - с базой второго транзистора, которая через второй резистор соединена с шиной питания, эмиттер второго транзистора соединен с общей шиной, а коллектор через третий резистор - с шиной источника питания, о т л и ч а ю щ а я с я тем, что, с целью увеличения длительности задержки в каждую времязадерживающую ячейку введены диод, включенный в прямом направлении между эмиттером первого транзистора время- задерживающей ячейки и вторьаю резистором, развязывающий резистор и дополнительный источник питания, подключенный через развязывающий резис 1 тор к первой лнзщадке конденсатора.Изобретение относи гся к импульсной технике и предназначено для использования в средствах автоматики и связи.Известно устройство, содержащее переключатель тока, управляемьа входным импульсом, интегрирующая КС-цепь, конденсатор которой подключен к входу порогового каскада, подсоеди-, ненного выходом в входу выходного кас О када, диоды, резисторы, два зарядноразрядных ключа на транзисторах, причем коллекторы указанных транзисторов через диоды соединены с одним из выводов резистора ЕС-цепи, с другим 15 выводом которого соединены эмиттеры, а базы через резисторы соединены с выходом выходного каскада 11. Недостатком данного устройства яв-,ляется сложность аппаратурного исполнения,Известно устройство, состоящее изйоследовательно соединенных входногокаскада и К однотипных времязадерживащих ячеек, входной каскад состоит иэтранзистора, коллектор которого через нагрузочный резистор соединен сшиной питания, база транзистора соединена с источником входного сигналаЗОи через резистор соединена с шинойпитания, эмиттер транзистора соединен с общей шиной, времязадеряивающаяячейка состоит из первого транзистора, база которого соединена сколлектором транзистора входного каскада,коллектор - с шиной питания, эмиттер - через первый резистор с общейшиной, накопительного конденсатора,одна обкладка которого соединена срезистором в цепи эмиттера первого40транзистора, а другая - с базой второго транзистора которая через второй резистор соединена с шиной питания, эмиттер второго транзисторасоединен с общеи шиной, а коллекторг4через третий резистор - с шиной питания 23.Недостатком известного устройстваявляются ограниченные возможности поформированию длительности задержки,обусловленные тем, что сопротивлениенагрузочного резистора первого транзистора, определяющее длительностьзадержки, влияет на уровень запирающего потенциала второго транзистораи не может быть выбрано больше вели- .чины, осуществляющей надежное запирание второго транзистора,Цель настоящего изобретения - увеличение длительности задержки присохранении уровня нестабильностизадержки.Поставленная цель достигается тем,что в устройство содержащее последовательно соединенные входной каскади К однотипных времязадерживающих ячеек,входной каскад состоит из транзистора, коллектор которого через нагрузочный резистор соединен с шиной источника питания, база транзисторасоединена с источником входного сигнала и через резистор соединена с шинойисточника питания, эмиттер транзистора соединен с общей шиной, времязадерживающая ячейка состоит из первоготранзистора база которого соединенас коллектором транзистора входногокаскада, коллектор - с шиной источника питания, эмиттер через первыйрезистор - с общей шиной, накопительного конденсатора, одна обкладка которого соединена с резистором в цепиэмиттера первого транзистора, а другая - с базой второго транзистора,1которая через второй резистор соединена с шиной источника питания, эмиттер второго транзистора соединен собщей шиной, а коллектор через третий резистор - с шиной источника питания, в каждую времязадерживающуюячейку введены диод, включенный впрямом направлении между эмиттеромпервого транзистора времязадерживающей цепи и вторым резистором, развязывающий резистор и дополнительныйисточник питания, подключенный черезразвязывающий резистор к первой обкладке конденсатораНа чертеже представлена принципиальная схема дискретной линии задержки,Дискретная линия задержки состоитиз последовательно соединенных входного каскада 1 и К однотипных времязадерживающих ячеек 2, входной каскад состоит из транзистора 3, коллектор которого через нагрузочный резистор 4 соединен с шиной источникапитания, база которого через резистор 5 также соединена с шиной 6 источника питания, времязадерживающиеячейки 2 состоят из первого транзистора 7, база которого соединена сколлектором транзистора 3, коллекторс шиной питания, эмиттер через резистор 8 - с общей шиной и накопительного конденсатора 9, одна обклад1145470 Составитель В. ЧесноковРедактор Л. Пчелинская Техред Л.Коцюбняк Корректор В, Бутяга Заказ 1187/42 Тираж 872 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ка которого соединена с резисторомф8, а другая - с базой второго транзистора 10, база которого через резистор 11 соединена с шиной источника питания, эмиттер транэистора 10 соединен с общей шиной, а коллектор. через третий резистор 12 с шиной ис точника питания, диода 13 включенного в прямом направлении между эмиттером транзистора 7 и резистором 8 в 10 цепи эмиттера транзистора 7, и развязывающего резистора 14, через который источник напряжения противоположного питанию знака подключен к катоду диода 13, 15Устройство работает следующим образом.В исходном состоянии транзисторы 3 и 10 насыщены (открыты) за счет токов, протекающих в резисторах 5 и 2 р 11, транзистор 7 закрыт и конденсатор 9 разряжен. Входной импульс отрицательной полярности закрывает транзистор 3, в результате чего на вход транзистора 7 поступает импульс поло жительной полярности с амплитудой +Ек Транзистор 7 открывается и начинается заряд конденсатора 9 до напряжения +Ек, через диод 13 и вход на 4сыщенного транзистора 10. При этомтранзистор 10 еще больше насыщается,но состояние последующих каскадовлинии не изменяется. По окончаниивходного импульса транзистор 3 возвращается в открытое, а транзистор 7 взакрытое состояния и конденсатор 9оказывается приложенным правой обкладкой, имеющей отрицательный потенциал, к входу транзистора 10,Источник обратного смещения отдаетвозрастающую часть своего потенциалаконденсаторной обйтадке, запирающейтранзистор 1 О В течении времениразряда конденсатора 9 транзистор10 закрыт, что приводит к заряду конденсатора следующей ячейки. Далеепроцессы повторяются и в результатепередний фронт входного импульса оказывается задержанным в каждой ячейкена время разряда накопительного конденсатора. Таким образом, предлагаемое устройство обеспечивает использование напряжения обратного смещения по сравнению с известным, что увеличивает длительности задержки в 1,5 раз при том же уровне нестабильности.