Цифровой синтезатор частоты

СОЮЗ СОВЕТСНИХСС,%9 ЛИГЬНЕСИИЖРЕСПУБЛИК П 9) ЯО и зш Н 03 1. 7/08 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Авторское свидетельство СССРУ 932623, кл. Н 03 1. 7/08, 15,10.80(54)(57) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫпо авт.св. У 932623, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия перестройки час,тоты, введены последовательно соединенные триггер, первый элемент совпадения и второй элемент совпадения,выход которого соединен с входом обнуления второго делителя частотыс переменным коэффициентом деленияи с первым входом триггера, приэтом второй и третий входы первогоэлемента совпадения подключены соответственно к выходу датчика синхронизма и к выходу счетчика, второйвход второго элемента совпадениясоединен с выходом первого делителячастоты с переменным коэффициентомделения, выход первого элемента совпадения соединен также с входомуправления запоминанием фазовогодетектора,а второй вход триггераобъединен с управляющим входомсчетчика,Изобретение относится к радиотех-"нике и может быть использовано длягенерации сетки частот в приемных и передающих устройствах н широком диапазоне частот.По основному авт.св. ь= 932623 известен цифровой синтезатор частоты, содержащий последовательно соединенные опорный генератор, первый делитель частоты с переменным коэффициентом деления, фазовый детектор, управляемый генератор, второй делитель с переменным коэффициентом, выход которого подключен к другому входу фазового детектора, а также датчик кода частоты, между выходом первого делителя частоты с переменным коэффициентом деления и входом установки частоты второго делителя частоты с переменным коэффициентом деления последовательно соединенныедатчик синхронизма, счетчик и преобразователь кода, другой вход которого подключен к одному из выходов датчика кода частоты, другой выход которого соединен с управляющим входом счетчика, выход которого соединен также с входом установки частоты первого делителя частоты с переменным коэффициентом деления, а другой вход датчика синхронизма подключен к выходу второго делителя частоты с переменным коэффициентом деления 1 ,1 О ЗО Однако известный цифровой синтезатор частоты обладает низкой скоростью перестройки по диапазону частот, поскольку в первый момент установки нулевой ошибки по частоте не обеспечивается одновременно нулевая 4 О разность Фаз между импульсами последовательностей на входах фазового детектора.Цель изобретения - повышение бь 1 стродействия перестройки частоты.Указанная цель достигается тем, что в цифровой синтезатор частоты,содержащий последовательно соединенные опорный генератор, первый делитель частоты с переменным коэффициентом 5 О деления, фазовый детектор, управляемьп генератор, второй целитель частоты с переменным коэффициентом деления, выход которого подключен к другому входу фазового детектора, 55 а также датчик кода частоты, между выходом первого делителя частоты с переменным коэффициентом деления и входом установки частоты второго делителя частоты с переменным коэфФициентом деления последовательно содиненные датчик синхронизма, счетчик и преобразователь кода, другой вход которого подключен к одному из выходов датчика кода частоты, другой выход которого соединен с управляющим входом счетчика, выход которого соединен также с входом установки частоты первого делителя частоты с переменным коэффициентом деления, а другой вход датчика синхронизма подключен к выходу второго делителя частоты с переменным коэффициентом деления, введены последова - тельно соединенные триггер, первый элемент совпадения и второй элемент совпадения, выход которого сое динен с входом обнуления второго делителя частоты с переменным коэффициентом деления и с первым входом триггера, при этом второй и третий входы перво - го элемента совпадения подключенысоответственно к выходу датчика синхронизма и к выходу счетчика, второйвход второго элемента совпадениясоединен с выходом первого делителячастоты с переменным коэффициентомделения, выход первого элемента совпадения соединен также с входом управления запоминанием фазовогодетектора, а второй вход триггераобъединен с управляющим входомсчетчика.На чертеже изображена структурнаяэлектрическая схема цифрового синтезатора частоты,Синтезатор содержит опорный генератор 1, первый делитель 2 частотыс переменным коэффициентом деления,фазовый детектор 3, управляемый гене-.ратор 4, второй делитель 5 частотыс переменным коэффициентом деления,датчик 6 кода частоты, датчик 7 синхронизма, счетчик 8, преобразователь 9 кода, триггер 10, трехвходовой элемент 11 совпадения и двухвходовой элемент 12 совпадения. Синтезатор работает следующимобразом.В исходном состоянии на выходе триггера 10 и соответств;.нно на выходах трехвходового элемента 11 сов - падения и двухвходового элемента 12совпадения - уровни логического нуляПри смене частоты от датчика 6 навход преобразователя 9 поступает1109912 Составитель Ю, КовалевТехредЛ.Мартяшова Корректор М, Шароши Редактор О. Юрковецкая Заказ 6101/42 Тираж 862 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д . 4 /5 Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 код новой частоты управляемого генератора 4 и одновременно с второго выхода датчика 6 на управляющий вход счетчика 8 и на установочный вход триггера 10 приходит импульс сброса, устанавливающий счетчик 8 в режим счета с максимальной емостью, равной о а на выходе триггера 1 О устанавливается уровень логической единицы. Код с выхода счетчика 8 устанавливает минимальный коэффициент деления Мпервого делителя 2 и через управляющий вход преобразователя 9 коэффициент деления второго делителя 5 равным М, Начинается процесс перестройки, и управляемый генератор 4 перестраивается до тех пор, пока на выходе датчика 7 синхронизма не установится уровень логической единицы, который уменьшает емкость счетчика 8 на единицу до (П - 1). Код на выходе счетчика 8 устанавливает коэффициент деления Мпервого делителя 2, а через преобразователь 9 - коэффициент деления второго делителя 5 равным М 1 и т.д. до тех пор, пока емкость счетчика 8 не станет равной нулю и счетный вход счетчика 8 при этом не закроется.Коэффициенты М и Х обеспео . очивают постоянную в диапазоне частот управляемого генератора 4 частоту сравнения. Начинается процесс отработки ошибки установки рабочей частоты, Управляемый генератор 4 перестраивается до тех пор, пока частоты сигналов на входах фазового детектора 3 и соответственно датчика 7 синхронизма не становятся равными, На выходе датчика 7 синхронизма устанавливается уровень логической единицы, причем точность измеренияйЕп Г /Н датчика синхронизма высока,так как частота сравненияминимальна, а коэффициент деления5 второго делителя 5 Ми омаксимален.На выходе трехвходового элемента 11 совпадения устанавливаетсяуровень логической единицы, и фазовый10детектор 3 переходит в режим эапыглнания, т.е. уровень его выходногЬ напряжения фиксируется и остаетсянеизменным и главным уровню выходногонапряжения в момент совпадения частот входных сигналов датчика 7синхронизма. При появлении очередного импульса на выходе первого делителя. 2 на выходе двухвходового элемента 12 совпадения устанавливаетсяуровень логической единицы, Второйделитель 5 и триггер 10 обнуляются,что обеспечивает улевой фазовыйсдвиг между последующими импульсамина выходе первого 2 и второго 5 делителей, а также устанавливает схемув исходное состояние.Поскольку частоты входных сигналов на входах фазового детектора 3равны и фазовый сдвиг между нимиЗ 0 нулевой, перерегулирования не возникает, цифровой синтезатор частотыпереходит в установившийся режим иппроцесс перестройки частоты заканчивается,35 Таким образом, использованиепредложенного цифрового синтезаторачастоты позволяет устранить перерегулирование, возникающее в процессеперестройки, и тем самым повысить40 быстродействие - время перестройкисократится на несколько периодовчастоты сравнения,