Цифровой синтезатор частот

(50 Н 03 В 19. Г ОП ИЕ ИЗОБРЕТЕНИЯ вич ство СССР1979 УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(прототип),(54)(57) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ по авт.св. Р 843157, о т л и ч а юш и й с я тем, что, с целью повышения спектральной чистоты, выходсчетчика по модулю М соединен суправляющим входом блока выделенияимпульсов через введенные последовательно соединенные первый элементИ и элемент ИЛИ, между выходом й-гоимпульса счетчика по модулю й ивторым входом элемента ИЛИ введеныпоследовательно включенные второйэлемент И и блок задержки, приэтом вторые входы первого и второгоэлементов И подключены соответственно к инверсному и неинверсному выходам старшего разряда накопителя.1107260 50 55 60 Изобретение относится к радиотехнике и может испольловаться в радио- приемных и передающих устройствах в качестве синтезатора частот, а также в измерительной технике для получения частот с малыми уровнями побочных колебаний.По основному авт.св. Р 843157 известен цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, элемент блокировки и счетчик по модулю М а также вычислитель и последовательно соединенные делитель частоты и накопитель, один выход которого соединен с управляющим входом элемента блокировки, при этом вход делителя частоты соединен с выходом опорного генератора, а первый и второй выходы вычислителя соединены соответственно с управляющим входом счетчика по модулю М и другим входом накопителя, причем между выходом опорного генератора и тактовым входом накопителя включены последовательно соединенные блок управления фазой, формирователь импульсов и блок выделения импульсов, управляющий вход которого подключен к выходу счетчика по модулю й, а другой вход блока управления фазой соединен с другим выходом накопителя С 11 .Однако на спектральную чистоту выходных колебаний в известном цифровом синтезаторе частот влияет разрешающая способность блока выделения импульсов, При малом фазовом сдвиге между импульсами на выходе счетчика по модулю Ч и формирователя импульсов блок выделения импульсов не успевает выделить ближайший требуемый импульс, а пропускает на выход следующий импульс, Это приводит к неравномерной расстановке выходных импульсов и к появлению побочных составляющих, т,е. к ухудшению спектральной чистоты выходного сигнала.Цель изобретения - повышение спектральной чистоты. для этого ь цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, элемент блокировки и счетчик по модулюй , а также вычислитель и последовательно соединенные делитель частоты и накопитель, один выход которого соединен с управляющим входом элемента блокировки, при этом вход делителя частоты соединен с выходом опорного генератора, а первый и второй выходы вычислителя соединены соответственно с управляющим входом счетчика по модулю М и другим входом накопителя, причем между выходом опорного генератора и тактовым входом накопителя включены последовательно соединенныеблок управления фазой, формировательимпульсов и блок выделения импульсов,управляющий вход которого подключенк выходу счетчика по модулю н , а5 другой вход блока управления фазойсоединен с другим выходом накопителя,выход счетчика по модулю й соединенс управляющим входом блока выделенияимпульсов через введенные последовательно соединенные первый элемент Ии элемент ИЛИ, между выходом (й -11-гсимпульса счетчика по модулю й и вторым входом элемента ИЛИ введены последовательно включенные второй элемент И и блок задержки, при этомвторые входы первого и второгоэлементов И подключены соответственнок инверсному и неинверсному выходамстаршего разряда накопителя.На чертеже представлена структур 20 ная электрическая схема предлагаемого цифрового синтезатора часзт,Цифровой синтезатор частот содержит опорный генератор 1, блок 2 управления фазой, элемент 3 блокировки,25 делитель 4 частоты, формирователь5 иМпульсов, блок б выделения импульсов, счетчик 7 по модулю М , накопитель 8, вычислитель 9, первый элементИ 10, второй элемент Й 11, элемент30 ИЛИ 12, блок 13 задержки,Блок 13 задержки может быть выполнен, в частности, в виде двухсоединенных последовательно ждущихмультивибраторов, срабатывающихот заднего фронта импульса. Первыймультивибратор вырабать 1 вает импульс,длительность которого равна величине задержки, Второй мультивибраторформирует выходной импульс заданнойдлительностиВ качестве накопителя 8 можетиспользоваться накапливающий сумматор, включающий сумматор и элементыпамяти параллельный регистр).В качестве счетчика 7 по модулю45может использоваться, например,кольцевой счетчик на Ъ -триггерах, ав качестве его основного выхода к дополнительного выхода м -1)-го импульса следует использовать выходы двух соседних 2 -триггеров Цифровой синтезатор частот работает следующим образом. В вычислителе 9 происходит вычисление отношения полиномов частот опорного генератора 1 и требуемой выходной частоты. Код целой части этого отношения подается на управляющий вход счетчика 7 по модулю а код дробной части - на накопитель 8, в котором организуются управляющие сигналы, на элемент блокировки 3 и на блок 2 управления фазой. Выходной сигнал с блока б выделения импульсов тактирует накопитель 8.1107260 Ъ) Ь+ о Составитель Г.ЗахарченкоРедактор Р.Циника Техред М. Гергель Корректор М.Демчик Заказ 5774/41 Тираж 862 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д,4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Каждый импульс, поступающий на тактовый вход накопителя 8; увеличивает число, хранящееся в его памяти и зафиксированное на его первом выходе на величину, определяемую кодом на его информационном входе,5 соединенном с вычислителем 9.Гармонический сигнал опорного генератора 1 поступает также на блок 2 управления фазой, где по команде с накопителя 8 сдвигается по фазе на 10 необходимую величину.Блок 2 управления фазой изменяет фазу входного сигнала в зависимости от кода, поступающего от накопителя 8, при этом максимальный сдвиг 2соответствует максимальному коду логическим единицам во всех разрядах. При переполнении накопителя 8 возникает сигнал на его втором выходе (выходе переноса). По этой команде элемент блокировки 3 исключает один входной импульс, что также соответствует сдвигу входной последовательности на 2, но уже по другой ветви.Блок б выделения импульсов, как и любая цифровая схема, обладает 25 конечным быстродействием 7. Для правильной работы блока б импульс на его управляющем входе должен опережать выделяемый импульс, посту.пающий на его вход, на время ь 1) о . 30 Таким образом, необходимо обеспечение двойного неравенства где Т, - период опорной частоты.В то же время задержки между импульсами на выходах счетчика 7 и формирователя 5 импульсов(ь 1) связано с фазовым сдвигом соотношением 13 ь. = = Т и колеблется в преде Рлах от 0 до Т, . Следовательно, непосредственное управление блоком б с выхода счетчика 7 приводит к 45 сбоям в тех случаях, когда д 1=7-1,( Решение возникшего противоречия возможно благодаря тому, что код ь 1 известен с опережением на такт - это код на первом выходе накопителя 8. 50 Например, при с = 0,25 Т в качестве инверсного выхода накопителя,8 используется инверсный выходстаршего разряда, а в качестве неинверсного выхода - прямой выход старшего разряда.Таким образом, сдвинутый по фазесигнал поступает через формирователь5 импульсов на блок 6 выделения импульсов, где по команде со счетчика 7по модулю ы пропускается на выхододин импульс,До тех пор, пока требуемый фазовыйсдвигьс 1(иными словами ь 1 с 0,5 То 1 встаршем разряде кода, накапливающегося в накопителе 8, логический"О", на инверсном выходе - логическая"1", на неинверсном выходе - логический "О". Элемент И 10 открыт, а элемент И 11 закрыт, Через открытыйэлемент И 10 и через элемент ИЛИ 12(й -)-й импульс с дополнительноговыхода счетчика 7 проходит на управляющий вход блока б выделения импульсов. При этом выделяемый импульсна входе блока б появляется черезвремя А.= 2 Т-рЕ). Так как ьА==То, то выбрав задержку в блоке 13задержки, равную 0,6 То, получают х 0,4 Т,что также превышает собственнуюзадержку блока 13 задержки.Таким образом, при любом фазовомсдвиге сигнал на управляющем входеблока б опережает появление выделяемого импульса по крайней мере на0,4 Т что превышает принятое запаздывание в блоке б (0,25 ТД.Поскольку фронты управляющихи выделяемых импульсов расположеныво времени достаточно далеко одинот другого, блок б выделения импульсов работает без .сбоев.На выходе цифровогО синтезаторачастот формируется равномерная последовательность импульсов, в которойисключены случайные нарушения равномерности расстановки импульсов,что обеспечивает значительное повышение спектральной чистоты выходногосигнала по сравнению с известнымустройством.