Интегратор со сбросом

Номер патента: 769632

Опубликовано: 07.10.1980

Автор: Кабанов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...работает не в режиме интегрирования, а в режиме хранения запомненного уровня напряжения Уь сформировавшегося на выходе 10 в момент времени 1=1 ь На протяжении всего интервала времени Ы = 1 - 1выходное напряжение будет постоянным иравным /вых=У=сопз 1. При сияи сигнала управления с ключа 5 его переключающий контакт снова отключает от входа 8резистор Зи подключает к нему резистор 4,поэтому при 1) 1 устройство опять работает в режиме интегрирования. В режиме запоминания аналогового сигнала, т. е. при1(Х(1 уровень запоминаемого напряжения остается постоянным длительное времяблагодаря шунтирующему действию резистора 3 на конденсатор 2, так как приростуровня запоминаемого аналогового сигнала, возникающий за счет интегрированияостаточного...

Номер патента: 1034059

Опубликовано: 07.08.1983

Авторы: Степанов, Чернышев

МПК: G08C 9/00

Метки: датчика, код, сигналов, синусно-косинусного, угла

.... изобретения - упрощение преобразователя.Поставленная, цель достигается тем, что в преобразователе сигналов синусно-косинусного датчика угла в код, содержащем парафазные усилители, выходы которых подключены к входам ключей, выходы первого, вто" рого, третьего и четвертого ключей объединены и подключены к первому входу блока сравнения, выходы пятого, шестого, седьмого и восьмого ключей объединены и через блок пре- образования кода в напряжение подключены к второму входу блока сравнения, первый регистр, выходы которого подключены к управляющим входам ключей, выход блока сравнения подключен к одному входу второго регистра, другой вход которого соединен с выходом блока формирования пачки импульсов, а выходы разрядов регистра через...

Номер патента: 698158

Опубликовано: 15.11.1979

Авторы: Гужва, Дроздов, Педик, Степанец, Шац

МПК: H04N 1/36

Метки: аппарата, выбора, приемного, скорости, факсимильного

...длительность 45 которых соответствует выбранной скорости приема цифрового канала для -ой скорости ( = 1, 2, , и). Эти последовательности поступают на соответствующие входы временных селекторов 5, в которых происходит сравне. 50 ние периодов следования эталонных импульсов с генераторов 6 эталонных импульсов и импульсов, поступающих с преобразователя 2 серии импульсов в одиночный. Временной селектор 5, в котором происходит совпадение по 55 длительности указанных импульсов, срабатьвает и выдает импульсы через сумматор 4 на второе реле 8 времени и опрокидывает со. 58 4ответствующий тритгер 10 памяти. Второе ре. ле 8 времени запускается, открывает ключ 9 начала счета и разрешает импульсам посту.пать на вход счетчика 14. При просчете...

Номер патента: 807374

Опубликовано: 23.02.1981

Авторы: Андрущенко, Дубовых, Королев, Остроумов, Федоренко

МПК: G09G 3/04

Метки: индикации

...уровень напряжения,По совпадению соответствующих разрядов кольцевого счетчика 11 и реверсивного регистра 8 на соответствующем выходе блока 9 элементов И появляется импульс, который через элемент ИЛИ 6 поступает на другой установочный вход триггера 5 и возвращает его в исходное состояние. Таким образом, на выходе триггера 6 формируется импульс, длительность которого определяется состоянием реверсивного регистра 8.Выход вспомогательного триггера 5 соединен со входами схем 13 и интегратора 3.На выходе интегратора 3 формируется напряжение пропорциональное длительности выходных импульсов триггера 5.Вторые входы схем 13 подключены к выходам распределителя 12 и сегментам индикаторных элементов 15, а третьи входы - к информационной шине 14.С...

Номер патента: 1015411

Опубликовано: 30.04.1983

Авторы: Давейнис, Зенин, Лакерник, Мамедов

МПК: G08C 19/28

Метки: избыточности, информации, сокращения

...29 задержки,Выходы регистров 1 и 2 соединены с первым и вторым входами блока 6 вычитания, выходом соединенного с первым арифметическим блоком 8. Первый вход 10 регистра 3 соединен с первым входом регистра 1 и через элемент И 13 с информационным входом 20 и входом регистра 2, второй вход регистра 3 соединен с выходом регистра 2, а выход - 15 с вторым входом регистра 1 и с первым входом блока 7 вычитания, к второму входу которого подключен выход первого регистра 1, одновременно через ключ 5 соединенный с выходной шиной 24.Входы дЕ ж иблока 19 анализа соединены с первым и вторим выходами блоков 6 и 7 вычитания, третьи выходы которых подключены к входам блоков 8 и 11 и блоков 9 и 10 соответственно. Первые управляющие входй арифметических...