Цифроаналоговый преобразователь

(ОПИСАНИЕ ИЗОБРЕТЕНИЯКА ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО Д.ЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) 1.Авторское свидетельство СССР 9 554536, кл, 6 06 Г 5/02, 1974,2. Авторское свидетельство СССР 9 282767, кл. Н 03 К 13/02, 1971 (прототип).(54)(57) ЦИФРОАНАЛОРОВЫЙ ПРЕОБРАЭО" ВАТЕЛЬ содержащий входной регистр, блок эталонных напряжений, оконечный сумматор по модулю и узел выдачи ре.зультата, причем выход Оконечного сумматора по модулю соединен с инФормационным входом узла выдачи результата, выход которого является выходом цифроаналогового преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, он содержитдешифраторов, 6.групп аналоговых ключей, А сумматоров по модулю и элемент задержки, причем выходы входного регистра подключены к входам соответствующих дешифраторов, выходы которых подключены соответственно к управляющим входам аналоговых ключей соответст-. вующих групп, информационные входы которых соединены с состветствукицими выходами блока эталонных напряжений, выходы аналоговых ключей каждой иэ групп подключены соответственно к входам соответствующего сумматора псЮ модулю, выход которого соединен с соответствующим входом оконечного сумматорапо модулю, управляющий вход узла выдачи результата сое-Ф динен с выходом элемента задержки, вход которого соединен с управляющим входом входного регистра и является входом запуска цифроаналогового преобразователя.Изобретение относится к вычислительной технике и предназначено дляпреобразовання кода системы остаточных классов в напряжение,Известно устройство для преобразования кода системы остаточныхклассов в позиционный код, содержащее блок модульных накапливающихсумматоров, блок контроля обнуления,управляющий блок и позиционный сумматор 1) .0Недостатками данного устройстваявляются низкое быстродействие, атакже невозможность непосредственного преобразования кода системыостаточных классов в аналоговую величину.Наиболее близким к предлагаемомуявляется цифроаналоговый преобразователь, содержащий входной регистрблоки счетчиков, элементы сравнения, 20элемент И, блоки преобразования линейно изменяющегося напряжения, генераторы линейно изменяющегося напряжения, блок эталонных напряжений,преобразователь код-напряжение, сумматор напряжений, узел выдачи результата, причем выходы генераторов линейно изменяющегося напряжения через блоки преобразования линейноизменяющегося напряжения и блокисчетчиков подключены к первым входамсоответствующих элементов сравнения,вторые входы которых соединены с со"ответствующими выходами входного регистра, выходы элементов сравнениясоединены с соответствующими входамиэлемента И, выход которого подключенк входам генераторов линейно изменяющегося напряжения, первому входупреобразователя код-напряжение и куправляющему входу узла выдачи реэультата, информационный вход кото- .рого соединен с выходом сумматоранапряжений, входы которого соединенысоответственно с выходами преобразователя код-напряжение и блока 45эталонных напряжений, вход которогосоединен с выходом генератора линейно,изменяющегося напряжения, выходсчетчика по наименьшему основаниюсоединен с вторым входом преобраэователя код-напряжение, выход узлавыдачи результата является выходомцифроаналогового преобразователяЫ.Недостатком известного устройстваявляется низкое быстродействие, которое определяется числом тактов,равным величине преобразуемого кода. Цель изобретения - повышение быстродействия.Поставленная цель достигается тем,60что цифроаналоговый преобразователь,содержащий входной регистр, блокэталонных напряжений, оконечный сумматор по модулю и узел выдачи результата, причем выход оконечного у сумматора по модулю соединен с информационным входом узла выдачи результата, выход которого являетсявыходом цифроаналогового преобразователя, содержит о дешифраторов,пгрупп аналоговых ключей, о сумматоров по модулю и элемент задержки,причем выходы входного регистраподклюЧены к входам соответствующихдешифраторов, выходы которых подключены соответственно к управляющимвходам аналоговых ключей соответствующих групп, информационные входыкоторых соединены с соответствующими выходами блока эталонных напряжений, выходы аналоговых ключейкаждой иэ групп подключены соответственно к входам соответствующегосумматора по модулю, выход которогосоединен с соответствующим входомоконечного сумматора по модулю, управляющий вход узла выдачи результата соединен с выходом. элемента задержки, вход которого соединен с управлякщим входом входного регистраи является входом запуска цифроаналогового преобразователя,На чертеже приведена схема цифроаналогового преобразователя,Цифроаналоговый преобразовательсодержит блок 1 эталонных напряжений,входной регистр 2, дешифраторы 3,группы 4 аналоговых ключей, сумматоры 5 по модулю, оконечный сумматорб о модулю, узел 7 выдачи результата, элемент 8 задержки, вход запускацифроаналогового преобразователя 9,входную шину 10, выход цифроаналогового преобразователя 11,Иэ теории чисел известно, что если число А представлено в системеостаточных классов с основаниями Р,Р, ,Р, остатками ЖЫ, ьто оно может быть найдено как 4:.,р,++т,4.5 и= Я У,Выбираем коэффйциенты ортогонального базиса В =ь 1 РР Р Р Р,причем щ, такое, что (В )Д Р;= 1.В цифроаналоговом преобразователе используется принцйп преобразования, описываемый данными выражениями,Цифроаналоговый преобразователь работает следующим образом.Пусть на шинах 10 выставлены позиционные (например, двоичные) коды остатков преобразуемого числа. С приходомо входу 9 разрешающего сигнала остатки переписываются во входной регистр 2 к поступают на входы дешифраторов 3, которые преобразуют позиционные коды остатков в количество возбужденных выходных шин, равное величине остатка.Таблица истинности дешифраторадля основания Р = 5 и двоичного кодана входе представлена в таблице.1070 б 69 Наборы входныхпеременных Выходы дешифратораЗаказ 11702/53 Тираж 862 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и.открытий 113035, Москва, В, Раушская наб., д. 4/5филиал ППП Патенте, г. ужгород, ул. Проектная, 4 1 О О 1 .1 О 0 О Возбужденные выходные шины дешифраторов 3 открывают соответствующие аналоговые ключи 4, через которые с блока 1 эталонных напряжений подаются эталонные напряжения, являющиеся аналоговыми эквивалентами соответствущщих базисов, на сумматоры 5 по модулю Р, где вычисляются значения ,В . Полученные величины поступают на оконечный суммматор б по модулю на выходе которого имеем результат преобразования. Элемент 8 задержки задерживает управляющий сигнал запуска на узел 7 выдачи результата до окончания переходных процессов и затем разрешает считывание информации на выход 11. На этом процесс преобразования заканчивается,Таким образом, предлагаемое устройство характеризуется высоким быстродействием. Если максимальное быстродействие базового устройства составляет Р - 1 тактов преобразования, то в цифроаналоговом преобразователе процесс преобразования занимает один такт.