Преобразователь двоичного кода в уплотненный код

Изобретение относится к автоматике и вычислительной технике и может. быть использовано при реализации технических средств дискретной автоматики и вычислительной техники.Известно устройство для преобразования двоичного кода, содержащее входной и выходной регистры и группу сумматоров 1.Недостатком этого устройства является значительное количество оборудования,Наиболее близким по технической сущносги к изобретению является преобразователь двоичного кода в уплотненный, построенный по полуматричной схеме, содержащий в каждой строке функциональные модули из элементов И, ИЛИ,причем число модулей в первой строке равно (п), где и - число разрядов,а в каждой последующей строке число модулей уменьшается на 1 12.Недостатком известного преобразователя является значительное количество оборудования, что сужает область его применения и надежность оборудования.Цель изобретения - сокращение количества оборудования.Эта цель достигается тем, что в преобразователь, содержащий первую и вторую группы элементов И по (и) элементов И в каждой группе, введены и-разрядный входной регистр на Р-триггерах, (и)-разрядный выходной регистр на Ю-триггерах, причем информационные входы входного регистра соединены соответственно с информационными входами преобразователя, синхронизирующий вход входного регистра и первые К-входы разрядов выходного регистра соединены с входом синхронизации преобразователя, прямые выходы разрядов входного регистра являются соответственно выходами преобразователя, прямой выход первого разряда входного регистра соединен с первым входом первого элемента И первой группы, выходы элементов первой и второй групп соединены соответственно с Я-входами и вторыми К-входами. выходного регистра, выходы разрядов с первого по (и)-й выходного регистра соединены соответственно с К-входами разрядов с первого по (п)-й и 5-входами разрядов со второго по п-й входного регистра, выходы разрядов с первого по (и)-й выходного регистра соединены соответственно с первыми входами элементов И первоц группы со второго по (п)-й, выходы разрядов со второго по (и)-й выходного регистра соединены соответственно с вторыми входами элементов И первой группы с первого по (п)-й, инверсные выходы разрядов с первого по (и) -й входного регистра соединены соответственно с первыми входами элементов И второй группы с первого по (и) -й, инверсные выходы разрядов со второго по л-й входного регистра соединены соответственно с третьими входами элементов И первой группы с первого по (п)-й, прямые выходы разрядов со второго по (и)-йвходного регистра соединены соответственно с четвертыми входами элементов И первой группы со второго по (и)-й и вторыми входами элементов И второй группы с 5 первого по (и) -й, прямой выход (и) -горазряда входного регистра соединен с вторым входом (и)-го элемента И первой группы и с вторым входом (и) -го элемента И второй группы, инверсный выход 10 и-го разряда входного регистра соединен стретьим входом (и)-го элемента И первой группы, прямой выход и-го разряда входного регистра соединен с вторым входом (и)-го элемента И второй группы.На чертеже изображена функциональ ная схема преобразователя.Преобразователь содержит и-разрядныйвходной регистр на Р-триггерах 1, первую 2 и вторую 3 группу элементов И по (и) элементов и в каждой группе, (и)- разрядный выходной регистр на КЯ-триггерах 4, информационные входы 5 преобразователя, вход синхронизации 6 преобразователя, выходы 7 преобразователя, причем информационные входы входного регистра соединены соответственно с информационными входами 5 преобразователя, синхронизирующий вход входного регистра и первые К-входы разрядов выходного регистра соединены с входом синхронизации 6 преобразователя, прямые выходы разрядов входного регистра являются соответственно выходами 7 преобразователя, прямой выход первого разряда входного регистра соединен с первым входом первого 2 элемента И первой группы, выходы элементов И первых 2 и вторых 3 групп соединены соответственно с 5-входами и вторыми К-входами выходного регистра, выходы разрядов с первого по (и)-й выходного регистра соединены соответственно с К-входами разрядов с первого по (и) -й и 5-входами разрядов со второго по и-й входного регистра, выходы разрядов с первого по (и) -й выходного регистра 4 О соединены сооответственно с первыми входами элементов И первой 2 группы со второго по (п) -й, выходы разрядов с второго по (и) -й выходного регистра соединены соответственно с вторыми входами элементов И первой 2 группы с первого по (и)-й 4 инверсные выходы разрядов с первого по(и) -й входного регистра соединены соответственно с первыми входами элементов И второй 3 группы с первого по (и)-й, инверсные выходы разрядов со второго по и-й входного регистра соединены соответо ственно с третьими входами элементов И первой 2 группы с первого по (и)-й, прямые выходы разрядов со второго по (и) -й входного регистра соединены соответственно с четвертыми входами элементов И первой 2 группы со второго по (п) -й и вторыми входами элементов И второй 3 группы с первого по (и) -й, прямой выход (и) -горазряда входного регистра соединен с вторым входом (и)-го элемента И первой 2106113группы и с вторым входом (и)-го элемента И второй 3 группы, инверсный выход п-го разряда входного регистра соединен с третьим входом (и)-го элемента И первой 2 группы, прямой выход п-го разряда входного регистра соединен с вторым вхо дом (и)-го элемента И второй 3 группы.Преобразователь работает следующим образом.На Р-триггеры 1 через информационные входы 5 устройства сигналом с синхронизирующего входа 6 заносится исходное двоичное число и обнуляются КБ-триггеры 4. Элементы 1 - 4 соединены между собой таким образом, что на выходах 7 образуется код, в котором все единицы сдвинуты впра во, а количество их равно количеству единиц исходного двоичного числа. Комбинация сигналов 1 и О в 1-ом (1+1)-м разрядах входного регистра устанавливает в единичное состояние КЬ-триггер 4 1-го разряда через соответствующий элемент И 2. 20 Нулевой сигнал с выхода 1-го Ю-триггера 4 вызывает блокировку срабатывания элементов И 2 (1-1)-го и (1+1)-го разрядов и переводит входные Р-триггеры 1-го, (1+1)-го разрядов в состояние О и 1. соответственно. Это в свою очередь вызывает перевод Ю-триггера 4 1-го разряда через соответствующий элемент И 3 в нулевое состояние, что создает условия для передвижения 1 из (1+1) -го в (1+2) -й разряд.Рассмотрим работу преобразователя при З 0 подаче не его вход кода 0010 (количество разрядов устройства,как показано на чертеже, примем равным четырем).После записи входного кода в Р-триггерах 1 элементы И 2 первых двух разрядов и элемент И 3 первого разряда будут закрыты нулевыми сигналами с прямых выходов Р-триггеров 1. Поэтому первый 314К 5-триггер 4 не изменит своего начального состояния, а во втором Ю-триггере 4 будет подтверждено нулевое состояние. Третий ЙЗ-триггер 4 через соответствующий элемент И 2 устанавливается в единичное состояние (на выходе сигнал О). После этого состояние триггеров в первых двух разрядах не изменяется, Нулевым сигналом с выхода Ю-триггера 4 третьего разряда происходит переброс Р-триггера 1 третьего разряда по Й-входу в нулевое состояние а Р-триггера 1 четвертого разряда в единичное состояние по Ъ-входу, а затем КБ-триггер 4 третьего разряда через соответствующий элемент И 3 возвращается в нулевое состояние (на выходе 1); Таким образом, через некоторое время в Р-триггерах 1 будет зафиксирован код 0001. Далее, равно как и при записи на Р-триггеры 1 кода 0001, элементы И 2 первых трех разрядов и элементы И 3 первых двух разрядов будут закрыты сигналами О с прямых выходов первых трех Р-триггеров 1. Ввиду этого первые два Ю-триггера 4 не изменяют своего нулевого состояния, в третьем Кс 1-триггере 4 через соответствующий элемент И 3 будет подтверждено нулевое состояние.Поэтому зафиксированный код 0001 на Р-триггерах 1 с течением времени не изменяется. Таким образом, на выходе преобразователя будет уплотненный код.Предложенный преобразователь двоичного кода в уплотненный отличается от известного меньшим количеством оборудования, которое пропорционально величине 2 п для данного преобразователя и величине т 1(Ъдля известного преобраэоВателя. Причем преобразователь двоичного кода в уплотненный будет экономичнее известного преобразователя при разрядности первого более девяти.Составитель Г. ЖуковТехред ИВерес Корректор О. БилТираж 706 ПодписноеИ Государственного комитета СССРделам изобретений и открытийосква, Ж - 35, Раушская наб., д. 4/5Патент, г. Ужгород, ул. Проектная, 4