Устройство для импульсно-фазового управления тиристорным преобразователем

СОЮЗ СОВЕТсбИРЕСПУБЛИК 19) (И) 1) Ог Н)ЙОПИСАНИЕ ИЗ тасн свидтввс ТВУ(71) Харьковский ордена Ленинаполитехнический институт им. В.нина. по заявке В 2810095/24-07,кл. Н 02 Р 13/16, 1979.2. Авторское свидетельство Спо заявке 9 2320227/24-07,кл. Н 02 Р 13/16, 1979.(54)(57) устрайство для импульсфюоваго упРйвлкния тиРисторнПРЕОВРАЗОВйтЕЛЕМ, содержащее Кгер, соединенный прямым выходооднйм входом элемента И, другойкоторого предназначен для подач 9 ГОСУДАРСТВЕННЬФ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ пульсов тактовой частоты, выход элемента И соединен со счетйым входомсчетчика, к входам записи которогоподключены выходы блока памяти, кстробирующему входу - выход элементаИ. Ле- задержки, а выходы счетчика свяэайыс дешнфратором, о. т л и ч а ю щ ее с я тем, что, с целью повышения.СССР надежности и.быстродействия, оноснабжено блоком совпадения, информационные входы блока совпадения слуССР жат для задания кода управления,управляющий вход блока совпаденияи вход элемента эацержки соедине"ны и являются входом синхронизации,НО- выходы блока совпадения соединены ЦМ с входами блока памяти, выход элеО-триг мента задержки соединей с 5-входом м с - . Ю-триггера, -й-вход которого подклю".вход , чен к выходу дешифратора, которыйи им- - является выходом устройства.Изобретение относится к электротехнике и может быть использованов высокоточных системах прямого цифрового управления тиристорными преобразователями, в том числе и на основе микропроцессорной техники.Известно устройство для импульснофазового управления тиристорным преобразователем, содержащее блок синхронизации, генератор косинусоидальной функции, блок сравнения, формирователь импульсов, генератор опорнойчастоты, элемент Ц, элемент задержки, й 5-триггер ( 13Недостатком данного устройстваявляется его сложность, связаннаяс необходимостью реализации генератора косинусоидальной функции времени, а следовательно низкая надежность.Наиболее близким к изобретениюпо технической сущности является.устройство для управления преобразователем, содержащее йб-триггер, соединенный прямым выходом с однимвходом элемента И, на другой входкоторого подаются импульсы тактовойчастоты, выход элемента И соединенсо счетйым входом счетчика, к входам записи которого подключены выходы блока памяти, к стробируюшемувходу - выход элемента задержки,а выходы счетчика связаны с дешифратором 2.Недостатками устройства являютсяего сложность и низкая надежность,связанная с необходимостью генерировать достаточно сложную косинусо"идальную функцию, и недостаточновысокое быстродействие, определяемое необходимостью генерированияразвертки в каждой фазе работы тиристорного преобразователя,Целью изобретения является повышение надежности и быстродействия.Поставленная цель достигаетсятем, что в устройство для управлениятиристорным преобразователем снабжено блоком совпадения, причем информационные входыблока совпаденияслужат для задания кода управления,управляющий вход блока совпаденияи вход элемента задержки соединеныи являются входом синхронизации,а выходы блока совпадения соединеныс входами блока памяти, выход элемента задержки соединен с -входомК 5-триггера, й-вход которого подключен к выходу дешифратара, которыйявляется выходом устройства.Таким образом осуществляется линеаризация регулировочной характеристики тиристорного ареобразовате ля. через временной интервалопределяемый элементом 5выходной кодР блока 2 переписывается в обратномкоде (Р) в счетчик 3. Одновременновыходным импульсом элемента 5 уста= 35 навливается в единичное состояниетриггер 6; Тем самым разрешаетсяПоступление импульсов О тактовойчастоты со входа 10 через элемент7. на суммирующий. вход счетчика 3.40 Содержимое последнего ступенчатолинейно увеличивается до значения2-1 (и - число разрядов счетчика).Это состояние фиксируется дешифра"тором 4, выходной импульс которого 4 устанавливает в нулевое состояниетриггер б и используется для управления тиристором. Далее процессыв устройство повторяются с цикличностью, определяемой частотой по,ступления импульсов ОПредлагаемое устройство является более простым в реализации посравнению с известными.Более высокое быстродействие уст ройства определяется малым временемвыборки кода Р из постоянного.запоминающего устройства. 5101525 На фиг. 1 представлена функциональная схема устройства, на фиг.2 временные диаграммы работы устрой-. ства,Устройство содержит блок.1 совпадения, блок 2 памяти, представляющий собой постоянное запоминающее устройство, суммирующий счетчик 3 с входами записи Д и стробирующим входом Ч, дешифратор 4, элемент 5 задержки, К 5-триггер б, элемент И 7,информационные входы 8 блока 1, вход 9 синхронизации, вход 10 тактовой частоты.Устройство работает следующим образом.Напряжение О: на входе 9 представ ляет собой короткие импульсы, формируемые при переходе напряжения сети через нуль (фиг, 2). В момент поступ. ления импульса О разрешается перепись управляющего кода И по входу 8 через блок 1 и адресный регистр блока 2, Блок 2 запрограммирован так, что его выходной код Р связанс кодом адреса соотношениемРд ГСС 05 М е1 О 1 Е 573 Составитель В. Миронов заренко Техред В.далекорей ЙорректРедакто ак Ппй "Патент"г. Уагород, ул. Ф н 22/50 Тираа 68ВНИИПИ Государственногопо делам изобретений13035, Москва, Ж-З 5, Ра Подписноекомитета СССРоткрытийущская наб., д. 4/5