Множительно-делительное устройство

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рц 3 ОО 5081 Союз Советских Социалистических Республик(31) М. Кл. С 06 С 7/161. с присоединением заявки Мо -Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 1503. 83(72) Авторизобретения Т.И. Трокаювилис . - .: "сМ Институт систем управления АН Грузи скоЫ ССР;.:,;(71) Заявитель(54) ИНОЖИТЕЛЬНО-ЦЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к аналоговой вычислительной технике, предназначено для умножения и деления медленно меняющихся аналоговых сигналов и может быть использовано в аналоговых вычислительных устройствах. Известно устройство для умножения и деления медленно меняющихся сигналов, построенное по принципу время .импульсного преобразования, содержащее преобразователь аналог-временной интервал (АВИ),блок управления и схему умножения, выполненную на интеграторе и фиксаторе 11 ). Однако наличие в устройстве источника опорного напряжения и третьего компаратора (для разделения каждого щага умножения-деления на три интервалавремени в . заряд, интегрирование и перенос) усложняет устройство и снижает его точностьИзвестно также устройство для умножения и деления сигналов, содержащее преобразователь аналог-временной интервал, первый вход которого является входом первого сомножителя устройства, а второй вход - входом делителя устройства, триггер, два элемента И-НЕ, первый интегратор, содержащий операционный усилитель,входной зарядный ключ.и ключ сброса,включенный в цепь обратной связи операционного усилителя первого интегратора, и второй интегратор, содержащий операционный усилитель и входной зарядный ключ, выход преобразователя аналог-временной интервалподключен к входу триггера и к одному входу первого элемента И-НЕдругой вход которого подключен к неинвертирующему выходу триггера, выходпервого элемента И-НЕ подключен к одному входу второго элемента И-НЕ,к неинвертирующему выходу триггера,выход второго элемента И-НЕ подключен к управляющему входу ключа сброса первого интегратора, вход первогоинтегратора является входом второгосомножителя устройства, выход второгоинтегратора является выходом устройства 12,Одйако для умножениямедленно меняющихся сигналов это устройство является сложным и, кроме того, необходимость обеспечения идентичности параметров интеграторов схемы умножения затрудняет наладку устройства.Цель изобретения - упрощение множительно-делительного устройства.30 Поставленная цель достигается тем, что в известном множительноделительном устройстве инвертирующий вход триггера подключен к управляюще му входу входного зарядного ключа второго интегратора, а выход первого интегратора подключен ко входу второго.На ч ертеже прив едена структурн ая схема множительно-делительного устройства.Множительно-дедительное устройство содержит преобразователь аналог-вре-. менной интервал 1, триггер 2, первый и второй элементы И-НЕ 3 и 4, первый интегратор 5 и второй интегратор б. 15Преобразователь аналог-временной интервал содержит ключ 7, первый компаратор 8, второй компаратор 9, интегратор 10, выполненный на операциоонном усилителе 11, в обратную связь которого включен интегрирующий конденсатор 12.Первый интегратор содержит операционный усилитель 13, входной масштабйый резистор 14, интегрирующий кон-" , 25 денсатор 25, ключ сброса 16, включенный в обратную связь операционного усилителя 13, и входной зарядный ключ 17 .Второй интегратор содержит операционный усилитель 18, входной масштабный резистор 19, входной зарядный ключ 20, интегрирующий конденсатор 21 и резистор обратной связи 22.Множительно-делительное устройство работает следующим образом.При поступлении аналоговых напряжений Х и 2 соответственно на ключ 7 и первый компаратор 9 преобразователя 1 на входе второго 40 компаратора 8 преобразователя 1 формируются прямоугольные импульсы с равной скважностью, период которых равен Т = Х/2 . За время, равное двум периодам, выполняется один 45 шаг операции умножения-деления. Положительным импульсом первого периода отпирается входной зарядный ключ 17 интегратора 5, на выходе которого фоРмиРуется напРяжение, пропорцио нальное (Х/2) У. На время отрицательного импульса первого периода и положительного импульса второго периода отпирается входной зарядный ключ 20 второго интегратора 6, и уровень напряжения с выхода интегратора 5 переносится в интегратор б. Отрицательным импульсом второго периода отпирается ключ сброса 16 и, происходит разряд интегратора 5. После этого процесс циклически повторяетсяУправление ключами 16, 17 и 20 осуцествляется соответственно элементами И-НЕ 3 и 4 и триггером 2.Использование предложенного устО ройствапозволяет упростить построение МДУ в интегральном исполнении,бормула ИзобретенияМножительно-делительное устройство, содержащее преобразователь Йналогвременной интервал, первый вход кото-, рого является входом первого сомножителя устройства, а второй вход является входом делителя устройства, триггер, два элемента И-НЕ, первый интегратор, содержащий операционный усилитель, входной зарядный ключ и ключ сброса, включенный в цепь обратной связи операционного усилите-ля первого интегратора и второй интегра-. тор, содержащий операционный усилитель и входной зарядный ключ, выход преобразователя аналог-временной интервал подключен ко входу триггера и к одному входу первого элемента И-НЕ,другой вход которого подключен к инвертируюцему выходу триггера, выход первого элемента И-НЕ подключен к одному входу второго элемента И-НЕ и к управляющему входу входного зарядного ключа первого интегратора, другой вход второго элемента И-НЕ подключен к инвертирующему входу триггера, выход второго элемента И-НЕ подключен к управляющему входу ключа сброса первого интегратора, вход первого интегратора является входом второго сомножителя устройства, выход второго интегратора является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, инвертируюций вход триггера подключен к управляющему входу входного зарядного ключа второго интегратора, а выход первого интегратора подключен ко входу второго.Источники информации,принятые во внимание при экспертизе1. Заявка Японии Р 48-18669,кл.9718), В 12, опублик. 1973.2. Авторское свидетельство СССРР 554540, кл. 6 06 6 7/161, 1977Заказ илиал ППП Патент, г.ужгород, ул.Проектная 03/бб Тираж ВНИИПИ Государстпо делам изобре 3035, Иосква, Ж 704енногений5, Ра Подписноекомитета СССРоткрытийская наб , д.4/5