Устройство для сопряжения между абонентами

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 4550 19) 8 51)5 С 06 Р 13/О ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР ИТЕТРЫТИЯМ ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ . ина,М.Н.Фо лока а инга; с(56) Авторское свидетельство СССРР 993238, кл. С 06 Р 13/00, 1983.Авторское свидетельство СССР У 1411759, кл. С 06 Р 13/00, 1987.(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ АБОНЕНТА С ЛИНИЕЙ СВЯЗИ(57) Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения междуабонентами в системе кольцевой структуры, и может быть использовано для Изобретение относится к вычислительной технике, в частности к устройствам сопряжения абонентов в еистеме кольцевой структуры, и может быть использовано для приема и передачи информации в системах, использующих для обмена бит-ориентированные протоколы синхронной связи.Целью изобретения является расширение Функциональных возможностей устройства за счет обеспечения двустороннего обмена данными между любыми абонентами кольцевой системьг.На фиг, представлена блок-схема устройства; на фиг.2 - схема блока синхронизации; на фиг.3 - схема блока регистров; на фиг.4 - схема блока приема и передачи информации в системах, использующих для обмена биториентированные протоколы синхроннойсвязи. Цель изобретения - расширениефункциональных воэможностей за счетобеспечения двустороннего обмена данными между любыми абонентами кольцевой системы. Устройство содержит приемник, передатчик, блок синхронизации, блок регистров, блок дешифраторов, блок памяти, два счетчика, блокудаления бит-стаффинга, блок контроля приема, четыре элемента И, триэлемента ИЛИ, восемь триггеров, регистр команд.,: регистр передачи, регистр управляющих символов, блок короля передачи, блок добавления битстаффинга, одновибратор. 1 з.п. Ф-лы,16 ил. дешифраторов; на фиг,5 - схема памяти; на фиг.б - схема блока ния бит-стаффинга; на фиг.7 - с блока контроля приема; на фиг.8 схема блока добавления бит-стаф на фиг.9 - структура информацио кадра; на фнг;10-15 - временные граммы работы устройства и его блоков: на Фиг,16 - электрическ хема одновибоатооя.Устройство для сооояжени ме абонентдми сдержит поиемник 1, редатчик 2, блок 3 синхронизации блок 4 регистров, блок 5 дешифр ров, блок 6 памяти, первый счетч 7, блок 8 удаления бит-стаффинга блок 9 контроля приема, первыйвень должен удерживаться на все время передачи. Перед началом работы на один из входов 30 абонентом подается импульс сброса, устанавливающий счетчик 60 адреса памяти в исход" ное состояние (фиг.12 б).Выходы счетчика 60 при зтом сбрасываются в нуль (фиг,12 в). После этого блок б памяти готов к приему информации от абонента.Данные от абонента поступают на входы 133 блока б и сопровождаются стробом на входе 130 (Фиг,12 г,д).По стробу происходит запись байта данных в пакопитель 58 блока б и переключение. счетчика 60 адреса. Затем абонент устанавливает на входы 133 следующий байт данных и сопровождает его стробом на входе 130 (фиг.12 г,д). Далее эта процедура повторяется и продолжается до тех пор, пока абонент не запишет в блок б весь необходимый для передачи массив данных. После этого абонент дает устройству коман ду на передачу записанного массива в кольцевую систему путем установки в состояние логической единицы выхо;да 172 регистра 16 команд (Фиг,11 в),Получив команду, устройство осу ществляет режты передачи как показано на Фиг.11. Причем выходные импульсы формирователя 36 (фиг.11 к) посту-. пают на вход 132 блока б памяти(фиг.12 е) и является стробами чтения информации из блока 6. По этим стробам осуществляется выдача информации с выходов 135 блока 6 (фиг.13 а) и записв ее в регистр 17 передачи.По этим же импульсам происходит пере ключение счетчика 60 адреса памяти в обратном направлении после каждого считанного и переданного в линию связи байта (фиг.12 в). После завершения передачи всего массива данных 45 выходы счетчика 60 устанавливаются в нулевое состояние (фиг.1 2 в), что определяется дешифратором 59, который на своем выходе 136 формирует сиг" нал (фиг.12 и) сбрасывающий триггер 27 в нулевое состояние и тем самым запрещает работу формирователя 36.На этом цикл передачи кадра информации через блок б в линию связи заканчивается.55В режиме приема информации излинии связи блок 6 памяти работаетследующим образом. На входе 34 блока 6 устанавливается уровень логического нуля, который должен сохраняться в течение всего времени работы устройства в режиме приема (фиг.13 а). Счетчик 60 перед началом работы должен быть установлен в нулевое состояние, если он в нем не находится, сигналом на входе 130 блока б (фиг.13 б). После сброса счетчика 60 в нуль (фиг.13 в) блок 6 готов к приему информации из линии связи.При поступлении из линии связи . байта информации в соответствии с диаграммой на фиг.10 данные устанавливаются на входах 127 блока б (фиг.13 г) и сопровождаются стробом записи на входе 129 блока 6 (фиг.13 д). Этим стробом осуществляется запись информации в накопитель 58 и переключение счетчика 60 адреса памяти. Запись информации и переключение счетчика в прямом направлении происходят до тех пор, пока из линии связи не принят весь информационный кадр. 0 чем свидетельствует сигнал на выходе 164 триггера 14 (фиг.10 н), который поступает к абоненту.Абонент, приняв сигнал о наличии для него в блоке 6 поступившегося со общения, подачей сигналов строба чтения на вход 130 блока б (фиг.13 е) 1 осуществляет считывание принятых в блок б байтов данных, которые посту,пают на вход 135 блока б (фиг.13 ж), Импульсы чтения осуществляют переключение счетчика 60 адреса в обратном ,направлении после каждого очередного прочитанного байта. Это происходит . до тех пор, пока счетчик 60 не исчерпывается до нуля (фиг.13 в), т.е.пока не считан весь массив данных иэ блока б. Нулевое состояние счетчика определяется дешифратором 59 блока 6, который выдает нулевой сигнал на выход 136 блока 6 (фиг.13 з).Этот сигнал приводит к сбросу триггера 14, что извещает абонента о завершении цикла приема данных из кольцевой се.ф ти. На этом работа блока б по приему из сети и передаче абоненту текущего информационного кадра заканчивается.Временная диаграмма рабоаы блока 8 удаления бит-стаффинга показана на фиг.14, а сам блок 8 приведен на фиг е бБлок удаления бит-стаффинга работает следующим образом. В исходном) 1с,состоянии на вход 142 блока 8 поступает нулевой потенциал (фиг.14 а),блокирующий элементы И 71 и 72. Этотже потенциал, пройдя через элементИЛИ-НЕ 75, поступает на вход сбросасчетчика 66 и удерживает его выходы лв нулевом состоянии. На вход 140 блока 8 поступает информация в последовательном коде с выхода 102 приемника 1 иг.14 б), которая сопровождается тактовыми импульсами на входе141 (фиг.14 в).Работа блока 8 разрешается припереключении потенциала,на входе142 блока в единичное состояние(фиг.14 а), после чего счетчик 66переключается по каждому импульсу навходе 141 иг.14 в) при условии, что.на вход 140 блока поступают единичныеинформационные биты. Единичные информационные биты увеличинают содержимое счетчика 66 на единицутак какна элементе И 69 происходит совпадение единичных уровней входнйх сигналов с тактовыми импульсами на входе141. При этом любой нулевой бит входной информации, пройдя через элементНЕ 74 на элемент И-НЕ 70 и после совпадения на нем с тактовым импульсом,поступает через элемент ИЛИ 75 на входсброса счетчика 66 и устанавливаетего выходы в состояние логическогонуля, Таким образом, счетчик отсчитывает только подряд идущие единицы вовходной информации и сбрасывается припоянлении любого нуленого ин(ормациоиного бита но входной последовательности единиц. На (иг.14 г, д, е показаныразрядные выходы счетчика 66,Состояние выходов счетчика 66 постоянно анализируется дешифратором67 и в случае отсчета пяти подрядидущих единиц на его выходе появляется нулевой уровень (фиг.14 ж), который поступает на ин(ормационный вход,триггера 68 и стробируется по егоуправляющему входу ближайшим тактовымимпульсом с входа 141, В результатечего прямой выход триггера 68 переключается в нулевое состояниеиг,14 з), тем самым запрещая прохождение тактовых импульсов через элемент И 73, так как с него снимаетсяразрешающий потенциал, поступавшийранее с выхода И 71 иг.14 и) черезэлемент ИЛИ 76. Прохождение тактоного импульса через элемент И 73 можетбыть в этом случае разрешено, если слецующй прпнимаемый ин(ормационный бит на входе 40 равен единице. Однако, если он равен нулю, как показано на фиг.14 б, то нулевой потенциал по. ступает на вход элемента И 72 и через его выход нг.14 к) и элемент ИЛИ 76 нг. 4 л) проходит на вход элемента И 73, запрещая прохождение тактового импульса на его выход иг.14 м).В результате работы блока 8 удаление бит-стаф(инга на тактовый последовательности удаляются импульсы, которые следуют после пяти единичных подряд информационных бнт. Так как этими импульсами с выхода блока удаления бит-стаинга осуществляется сдвиг информации в приемных регистрах блока 4, то отсутствие этих импульсов в такие моменты приводит к тому, что информация в этих регистрах не сдвигается и нулевые биты, представляющие собой бит-стаинг, в регистры не заносятся, т.е. бит-стаффинг удаляется.Блок 20 добавления бит-стаинга решает обратную задачу: он добавляет в передаваемую информацию, не янляю- щуюся управляющей, нули после каждых следующих подряд пяти единиц, Приэтом снимаются ограничения на кодировку передаваемой информации, которая может быть любой, а управляющиесимволы легко дешифрнруются на приемном конце, так как отличаются от любой другой передаваемой информациитем, что имеют в своем составе больше пяти единиц подряд. Временная диаграмма работы блока 4020 добавления бит-стаинга приведе-на на фиг.15. Блок 20 добавления битстаф(инга работает следующим образом.В исходном состоянии .переключениесчетчика 88 запрещается нулевым потенциалом с входа 187 блока 20иг,15 а), На вход 189 блока 20 поступает предназначенная для передачиинформация иг.15 б), а на вход88 - тактовые импульсы передачинг.15 в) с выхода 106 блока 3 синхронизации.При поступлении единичного разрешающего потенциала на вход 87иг.15 а) счетчик 88 получает возможность отсчитывать подряд идущиеединицы во входной информации, выдавая результат счета на свои кодовыевыходы иг.15 г,д,е). Если среди под-,ряд идущих информационных бит встре23 159455 чается ноль, происходит сброс счетчика в исходное состояние и отсчет начинается заново, Так происходит до тех пор, пока счетчик не насчитает до пяти подряд идущих единичных бит, Эта комбинация выходов счетчика обнаруживается дешифратором 89, который на Своем выходе выдает нулевой потенциал (фиг.15 ж). Ближайшим фронтом тактового импульса триггер 90 устанавливаетя в нулевое состояние и блокирует Прохождение очередного тактового имйульса через элемент И 93. В результате из выходной последовательности исключаются импульсы, идущие после пяти, следующих подряд, информационных бит (фиг,15 и). Этим достигается тот же эффект, что и при работе блока 8 удаления бит-стаффинга. Однако, 2 О Юсли в первом случае удаленные импуль Сы не приводят к сдвигу информации Н приемных регистрах и этим достигаЕтся то, что в них не заносятся приНимаемые нули бит-стаффинга, то в 25 данном случае отсутствие сдвигающего импульса на тактовом входе 173 регистра 17 передачи приводит к тоыу, что вместо отсутствующего очерецного бита с регистра 17 на его место Вставляется нулевой бит через элемент И 24, а остальные биты с регистра 17 переданы после вставки битстаффинга. Одновибратор 31 (фиг.1 б) пред 35 ставляет собой обычный одновибратор со сбросом и повторным запуском, реализованный на базе микросхемыК 155 АГЗ, Вход сброса не использует- О ся, а оба входа запуска (прямой и инверсный) используются по прямому своему назначению,По входу 223 одновибратор срабатывает однократно, в момент установки в единичное состояние выхода 213 триггера 27. Это прямой вход одновибратора, который в процессе дальнейшей работы используется как разрешающий до тех пор, пока на нем присутствуетпотенциал с выхода 213 триггера 27.По входу 224 одновибратор срабатывает во всех остальных случаях, т.е. повсем запускающим импульсам с выхода55 1 б 7 счетчика 15, через инверсный вход, по которому запуск одновибратора происходит отрицательным фронтом импульса счетчика 15,О 24Формула изобретения. 1.Устройство для сопряжения между абонентами с линией связи, содержащее приемник, передатчик, блок синхропизацни, блок регистров, блок.дешифраторов, блок памяти, первый счетчик, блок удаления бит-стаффинга, блок контроля приема, первый элемент Ц, первый элемент ИЛИ, первый, второй и третий триггеры, причем вход приемника является линейным входом устройства, а выход соединен с информационными входами блока удаления бит-стаффинга, блока регистров и входом записи режимаблока синхронизации, первый выход которого соединен с тактовым входом передатчика, выход которого является линейным выходом устройства, второй выход блока синхронизации соединен с входом стробирования записи блока памяти, первым разрешающим входом блока дешифраторов, тактовым входом блока контроля приема, первым синхровходом блока регистров и синхровходом блока удаления битстаффннга, вход разрешения работы которого подключен к входу разрешения счета первого счетчика, К-входу первого триггера и выходу второго триггера, а выход блока удаления битстаффинга соединен с тактовым входом первого счетчика, входом блокировки строба блока контроля приема и с вторым тактовым синхровходом блока регистров, первый выход которого подключен:. к первому входу первого элемента ИЛИ, второй, третий и четвертый выходы подключены соответственно к первому, второму и третьему информационным входам блока дешифраторов, третий информационный вход которого соединен с первым входом данных блока памяти, пятый выход блока регистров соединен с последовательным информационным входом блока контроля приема, выход которого соединен с первым входом первого элемента И, а вход сброса подключен к выходу первого триггера, второму входу первого элемента И, и входу начальной установки блока памяти, первый вход записи которого соединен с первым выходом первого счетчика, вход чтения и второй вход записи блока памяти являются абонент входами и записи устройства, первый выход блока памяти является абонентским выходом данныхвый вход которого соединен с выходамирегистра управляющих символов, второйвход - с выходом блока контроля передачи, а третий вход -с выходом регистра передачи и информационным входомблока контроля передачи, входсброса которого соединен с выходомшестого триггера и К-входом седьмоготриггера, выход которого подключенк К-входу четвертого триггера и входу разрешения сдвига регистра управляющих символов, а Я-вход соединенс выходом восьмого триггера и К-входом шестого триггера, Я-вход которого подключен к выходу пятого триггера, входу разрешения работы пятоготриггера, к первому входу одновибратора и Р-входу восьмого триггера,синхровход которого соединен с выходом второго счетчика и с вторым входом одновибратора, выход которогоподключен к входу строба чтения блока памяти и к входу строба записи,регистра передачи, информационныйвход которого соединен с первым выходом блока памяти, второй выход которого подключен к В.-входу пятоготриггера, абонентский вход ,данныхустройства соединен с информационнымвходом регистра команд, а входуправления направлением записи и чтенияданных блока памяти подключен к первому выходу регистра команд, стробирующий вход которого соединен с абонентским входом чтения устройства,второй выход регистра команд подклю-,.чен к второму входу разрешения блокадешифраторов, а третий выход подключен к первому входу четвертого элемента И, выход которого подключенк Я-входу четвертого триггера итретьему входу второго элемента ИЛИ,а второй вход соединен с пятым выходом блока дешифраторов. 2.Устройство по п.1, о т л ив ч а ю щ е е с я тем, что блок добавления бит-стаффинга содержит первый ляется входом разрешения работы блока, синхровход триггера соединен спервым входом второго элемента И,25 594550 2 Ьустройства, а второй выход подключенк К-входу третьего триггера, выходкоторого является абонентским выходомзапроса на прием устройства, Я-входтретьего триггера соединен с вторымвходом первого элемента ИЛИ и выходомпервого элемента И, третий вход кото.рого подключен к первому выходу бло:-.- ка дешифраторов, второй выход которого соединен с Я-входом первого триг-.гера, а третий и четвертый выходыблока дешифраторов подключены соответственно к Я- и К-входам второготриггера, причем второй .вход данных 15блока памяти является абонентскимвходом данных устройства, о т л и - .ч.а ю щ е е с я тем, что, с цельюрасширения функциональных возможнос тей устройства за счет обеспечения 20двустороннего обмена данными между.любыми абонентами кольцевой системыв соответствии с принятым протоколомобмена, в него введены второй счетчик регистр команд, регистр передачи, регистр управляющих символов,блок контроля передачи, блок добавления бит-стаффинга, второй и третийэлементы ИЛИ, второй, третий и четвертый элементы И, четвертый, пятый З 0и шестой, седьмой и восьмой триггерыи одновибратор, причем первый входвторого элемента И соединен с выходом первого элемента ИЛИ, а второйвход - с выходом четвертого триггера,.Я-входом пятого триггера, с входомразрешения счета второго счетчика,входом записи регистра управляющих .символов и входом разрешения работы.блока добавления бит-стаффинга, а 40выход второго элемента И подключенк первому входу второго элемента ИЛИ,выход которого соединен с информационным входом передатчика, а второйвход подключен к входу третьего эле-мента И, первый вход которого соеди-:.нен с тактовыми входами второго счетчика регистра управляющих символов,регистра передачи - с вХодом блокировки строба блока контроля переда и второй элементы И, элемент НЕ, перчи и с выходом блока добавления битстаффинга, тактовый вход которого соединен с первым выходом блока синхронизации, входом синхронизации записиблока памяти и тактовым входом блока. контроля передачи, информационный55блок добавления бит-стаффинга,подключен к .второму входу третьего элементаИ и выходу третьего элемента ИЛИ, пер 159455028и первым входом второго элемента И-НЕ торого соединены с параллельными вхои с вторым входом первого элемента И дами счетчика, . т актовый вход кот орои является тактовым входом блока, го соединен с выходом первого элеменВыход которого соединен с выкодом5та И, а вход сброса - с выходом пер" второго элемента И, второй вход.кото- вого элемента И-НЕ, второй вход рого соединен с выходом триггера которого соединен с выходом второго О-вход которого соединен с выходом элемента И-НЕ, второй вход которого дешифратора, информационные входы ко- соединен с входом элемента НЕ.30 мент И 10, первый элемент ИЛИ 11, первый 12, второй 13 и третий 14 триггеры, второй счетчик 15, регистр 16 команд, регистр 17 передачи, регистр 1 8 управляющих символов, блок 19 контроля передачи, блок 20 добавления бит-стаффинга, второй 21 и третий 22 элементы ИЛИ, второй 23, третий 24 и четвертый 25 элементы И, четвертый 26, пятый 27, шестой 28, седьмой 29 и восьмой 30 триггеры и одновибратор 31.Блок 3 синхронизации предназначен для обеспечения битовой синхронизации принимаемой, ретранслируемой и передаваемой информации и для выработки серии неперекрывающихсяимпульсов фаз, обеспечивающей синхронизацию работы всех блоков устройства. Он содержит задающий генератор 32, делитель 33 частоты, дешифратор 34, фильтр 35, формирователь 36 импульсов, элемент И 37, первый 28, второй 39 и третий 40 триггеры, элемент 25 НЕ 41 и сумматор 42 по модулю два,Второй 39 и третий 40 триггеры, элемент НЕ 41 и сумматор 42 по модулю два в совокупности предназначены для выделения значащего момента входного сигнала из информационной последовательности, поступающей на вход блока 3 синхронизации. Эти значащие моменты воздействуют на делитель 33 частоты, синхронизируя фазу местного генератора с фазой, приии 35 маемой информацией. Серия неперекрывающихся импульсов фаз с выхода дешифратора 34 поступает на второй вход блока 3 синхронизации и используется 40 для синхронизации работы блока устройства, а тактовая частота, прошедшая через фильтр 35 и формирователь 36 импульсов на первый выход блока 3 син-; хронизации, используется для тактиро вания передатчика 2 и управления работой блока 6 памяти и блока 20 добавления бит-стаффинга.Блок 4 регистров предназначен для пространственногвременного разнесения потока входной информации с целью обеспечения работы блока 5 дешифраторов и осуществляет последовательно- параллельное преобразование принимаемых данных при записи их в блок 6 памяти. Он содержит в своем соста 55 ве первый 43, второй 44, третий 45 и четвертый 46 сдвиговые регистры с параллельными выходами. Блок 5 дешифраторов предназначен для дешифрации служебной и управляю-; щей информации, обрамляющей информа-,; ционный кадр. Он содержит дешифратор 47 единиц третьего регистра, дешифратор 48 флага третьего регистра, де- шифратор 49 адреса абонента, дешифратор 50 единиц; четвертого регистра, дешифратор 51 флага первого регистра, дешифратор 52 конца кадра, дешифратор 53 маркера, первый 54, второй 55, третий 56 и четвертый 57 элементы И.Через первый вход блока 5 дешифратора поступает один из импульсов не- перекрывающейся серии фаз, стробирующнй первый 54, второй 55 и четвертый 57 элементы И. На выходе элемента И 56 появляется импульс при дешифрации адреса абонента и поступает на второй вход блока 5 дешифратора. На третьем его выходе появляется импульс при дешифрации открывающего флага, На четвертом и первом выходах блока 5 импульс появляется в момент дешифрации конца кадра. Ка пятом выходе импульс появляется при дешифрации управляющей комбинации маркера,Блок 6 памяти предназначен для буферизации принимаемого из сети и передаваемого в сеть информационного кадра. Он содержит блок 58 микросхем статической оперативной памяти (накопитель) типа К 565 РУ 2, дешифратор 59, реверсивный счетчик 60 адреса памяти, первый 61, второй 62, третий 63 и.четвертый 64 элементы 2 ИИЛИ и элемент НЕ.Элементы 2 ИИЛИ 61-64 в совокуп-., ности представляют собой коммутатор данных и управляющих сигналов, поступающих на входы накопителя 58 и счетчика 60 адреса. Адресные входы всех микросхем памяти соединены между собой поразрядно и подключенык выходу счетчика 60 адреса и входу дешифратора 59. Информационные выходы микросхем накопителя 58 поступают на первый выход блока 6 памяти, а его второй выход соединен с выходом дешифратора 59. Элемент НЕ 65 служит для управления коммутатором.Данные в блок 6 памяти поступают с двух направлений в зависимости от управляющего сигнала на девятом входе блока 6 памяти. На второй вход блока 6 памяти поступают данные, принимае-. мые из сети, а на восьмой вход - дан 1594550вательности кадра информации и проверки правильности приема поступающей информаиии. Он содержит первый 77 и второй 78 регистры, первый 79, второй 80 и третий 81 сумматоры по модулю два, первый 82, второй 83, третий 84,. четвертый 85, пятый 86 и шестой 87 элементы И.Регистры 77 и 78 и сумматоры 79-81 по модулю два в совокупности представляют собой схему подсчета контрольной последовательности кода с использованием образующего полинома Х + Х + Х + 1. Элементы И 83- 87 представляют собой дешифратор нуля.Суть работы блока 9 сводится кподсчету контрольной суммы по образующему полиному и сложению, ее с контрольной. Если искажения информации в канале связи не было,торезультатом проверки является нулевое состояние регистров блока 9 и на его выходе появится сигнал, свидетельствующий о правильности приема информации.Регистр 16 команд предназначен для управления режимами работы устройства и представляет собой. три триггера с воэможностью их установки и сброса. абонентом. Первый выход задает направление записи информации в блоке 6 памяти со стороны линии связи или от абонента, Второй выход является выходом готовности работы устройства в составе кольцевой системы передачи данных, Третий выход определяет режим приема или передачи информации.Блок 19 контроля передачи предназначен для формирования контрольной последовательности кадра с использованием образующего полинома Х ф + Хф+ + Х + 1, Эта контрольная последовательность длиной два байта приформировьвается к концу информационной части сообщения и служит для контроля правильности передачи в приемных точках кольцевой системы. Блок 19 контроля передачи построен аналогично блоку 9 контроля приема, показанному на фиг.7, и отличается от него отсутствием схемы дешифрации нуля, т.е. элементов И 83-87. Выходом блока 19 в этом случае является выход старшего разряда сдвнгового регистра 78, с которого контрольная последовательность под управлением так 5 1594550 бные от абонента, предназначенные дляпередачи в сеть. Выход второго элемента 2 ИИЛИ 62 соединен с вычитающимвходом счетчика 60 адреса, а его суммирующий вход соединен с выходом четвертого элемента 2 ИИЛИ 64, Сигналс выхода третьего элемента 2 ИИЛИ63 поступают на вход сброса счетчика60 адреса. 10Блок 8 удаления бит-стаффингапредназначен для удаления из принимаемой информации нулей, которые добавляются в информационную часть при передаче для отделения управляющих символов от информационной части передаваемого по кольцу пакета. Он содержитсчетчик бб, дешифратор 67, триггер68, первый 69, второй 70, третий 71,четвертый 72 и пятый 73 элементы И, 20элемент НЕ 74, первый 75 и второй 76элементы ИЛИ,Информация, передаваемая по коль-,цу, через первый вход блока 8 посту-.пает на элементы И 69 и 72, а также 25через элемент НЕ 74 - на вход элемента И 70. Через второй вход на первый 69, второй 70 и пятый 73 элементыИ поступает одна из тактовых серийблока 3 синхронизации, Третий вход 30является управляющим и предназначендля разрешения работы блока 8. Нулевой уровень сигнала через элементИЛИ 75 запрещает переключение счетчика 66 и блокирует элементы И 71 и72.35Блок 8 удаления бит-стаффинга работает следующим образом.После прихода разрешающего потенциала на третий вход блока 8 счетчика 66 переключается в следующее состояние только по приходу подряд не-,.скольких единиц. Если в принимаемойинформации меньше пяти единиц подрядпоявляется нуль, он сбрасывает счетчик 66 в исходное состояние, Еслисчетчик бб насчитывает подряд пятьединиц, на выходе дешифратора 67появится нулевой потенциал, устанавливающий в нулевое состояние триггер68, После этого, если на первом входеблока 8 появится следующим нулевойбит информации, элемент И 72 окажетсязаблокированным, что приведет к блокировке выработки выходного импульса. блока 8, являющегося стробом блока 4приемных регистров.Блок 9 контроля приема предназначен для подсчета контрольной последо 159455025 товых импульсов с первого выходаблока 3 синхронизации поступает навторой вход третьего элемента, отсутствует импульс сдвига передающихрегистров, в результате чего в инфор 5мацггю, передаваемую в линию связи,добавится нулевой бит. Если в передаваемой информации содержится подрядменьше пяти едингщ, ближайший нулевой 10бит каждый раз производит сброс счет, чика 88 в нулевое состояние и он начинает заново отсчет следующих подрядединиц. Таким образом обеспечиваетаяпрозрачность передаваемоК информации, 15Блок добавления бит-стаффинга со-,держит счетчик 88, дешифратор 89,триггер 90, второй элемент И-НЕ 91,первый 92 и второй 93 элементы И,элемент НЕ 94,и первый элементИ-НЕ 95,Связи, представленные на фиг.1:информационный вход 96 устройства, подключаемый к двухпроводнойвходной линии связи,информационный выход 97 устройства, подключаемый к двухпроводной выходной линии связи,группа шин 98 данных от абонента,по которым передается информация в 30параллельном коде,шина 99 управленИй от абонента,по которой передаются стробирующиесигналы, сопровождающие информациюна шинах 98 данных от абонента,выход 1 00, признак состояния, свидетельствующий о необходимости пере-ьдачи абоненту принятого сообщения,устанавливается при получении информационного кадра на локальной сети, 40сбрасывается после передачи информационного кадра абоненту,группа шин 101 данных от устройства, по которым передается информацияв параллельном коде к абоненту, 45информационный выход 102 приемника. 1,тактовый вход 103 передатчика 2,информационный последовательныйвход 04 передатчика 2, вход 105 задания режима блока 3 синхронизации,тактовый вход 1 06 блока 3 синхронизации для синхронизации передачиданных в локальную сеть,тактовый выход 107 блока 3 синхронизацни для синхронизации приема данных из линии связи,последовательный информационный .:вход 108 блоков 4 регистра,первый синхровход 109 блока 4 ре-гистров для сдвига информации безудаления бит-стаффинга,второй синхровход 110 блока 4 для )сдвига информации с удалением битстаффинга,последовательный информационныйвыход 111 блока 4 для регистрацииинформации соседнему устройству кольцевой локальной сети,параллельные информационные выходы 112-114 блока 4 для организациидешифрации управляющих символов кадрав блоке 5 дешифраторов,последовательный информационныйвыход 115 блока 4 для организации работы блока 9 контроля приема,первый разрешаюший вход 116 блока5 дешнфраторов, через который осуще-.ствляется стробирование элементовИ 54-57 (фиг,4) при дешифрации управ,ляющих символов,параллельные информационные вхо-.ды 11 7-11 9 блока 5 дешифраторов, через которые поступают разнесенныево времени принимаемые кодовые комбинации,второй разрешающий вход 120, накоторый поступает потенциал с второго выхода регистра 16 команд, разрешающий устройству осуществлять дешифрацию адреса, поступающего из сетипередачи данных,выход 121 признака дешифрацииконца кадра в принимаемвм,сообщении,выход 122 признака дешиФрации адреса устройства, который, возникаетпри обращении к устройству со стороны других абонентов сети в моментопознования (дешифрации) данным устройством собственного адреса,выход 123 признака дешифрацииФлага, открывающего в принимаемомсообщении,выход 124 признака дешифрации Фпа:га, закрывающего в принимаемом сооб-,щении,выход 125 признака дешифрации маркера,тактовый вход 126 блока 6 памяти,через который осуществляется стробирование записи в блок принимаемойиз сети передачи данных информации,параллельный вход 127 блока б па-:мяти, на который поступает принимаемая из сети передачи данных информацищ, преобразованная блоком 4 регист1594550 ров из последовательного кода в параллельный,вход 128 сброса счетчика 60 адреса памяти (фиг.5) при приеме информа-.ции в блок 6 памяти со стороны сетипередачи данных,вход 129 строба записи очередногобайта данных в блок 6 памяти приприеме информации из линии связи,вход 130 сброса счетчика 60адреса памяти при записи информациив блок 6 памяти со стороны абонента,вход 131 синхронизации записи ийформации в блок 6 памятц, предназна-.ченный для ее передачи от абонентав линию связи,вход 132 строба чтения информациииз блока 6 памяти при выдаче ее в ли нию связигруппа параллельных шин 133, данных от абонента для записи в блок 6памяти информации, предназначенныйдля передачи в линию связи,вход 134 управления направлениемзаписи и чтения данных в блоке 6 памяти, предназначенный для коммутациинаправлений записи-чтения данныхна элементах 2 ИИЛИ 61-64 (фиг.5),, группа параллельных шин 135, данных к абоненту для чтения абонентомпринятой информации из линии связи,выход 136 признака дешифрации нулевого состояния счетчика 60 адресапамяти, свидетельствующий о том, чтоабонентом считан последний байт данных из принятого информационного кадРа,вход 137 разрешения работы счетчика 7,тактовый вход 138 счетчика 7,выход 139 счетчика 7, предназначенный для формирования выходного импульса после восьми импульсов на его тактовом входе,информационный вход 140 блока 8удаления бит-стаффинга,тактовый вход 141 блока 8 удаления бит-стаффинга,вход 142 разрешения работы блока8 удаления бит-стаффинга,информационный выход 143 блока 8удаления бит-стаффинга,тактовый вход 144 блока 9 контроля приема,вход 145 блокировки строба, предназначенный для блокировки строба вблоке 9 контроля приема в момент удаления бит-стаффннга,Опоследовагельный информационный. вход 46 блока 9 контроля приема,вход 47 сброса регистров 77 и 78блока 9 контроля и приема (фиг7)в нулевое состояние,выход 148 блока 9, предназначенный для индикации правильности приема информационного кадра,вход 149 элемента И 10, предназначенный для анализа правильности поступившего из линии связи информационного кадра,вход 150 элемента И 10, на которомприсутствует потенциал, определяющийрежим приема информационного кадраиз линии связи,вход 151 элемента И 10, на которыйпоступает импульс в момент обнаружения блоком 5 дешифраторов признакаконца принимаемого кадра,выход 152 элемента И 10, предназначенный для определения момента преобразования управляющего символа "Конецкадра" в "Кадр принят" путем заменыпоследнего нуля в управляющем символена единицу при выполнении условий навходах,149-151,вход 153 элемента ИЛИ 11 для ретрансляции через него последовательного кода, принимаемого и одновременно передаваемого в линию связи,вход 154 элемента ИЛИ 11 для преобразования символа "Конец кадра" в"Кадр принят" в момент, определяемый35 по совокупности условий элементомИ 1 О,выход 155 элемента ИЛИ 1 1, черезкоторый проходит ретранслируемая информация,вход 156 сброса триггера 12 внулевое состояние,вход 157 установки триггера 12 вединичное состояние,45выход 158 триггера 12, предназначенный,для разрешения работы блока 6памяти и блока 9 контроля приема идля установки разрешающего потенциа 50ла,на входе 150 элемента И 10Эвход 159 установки триггера 3в единичное состояние,вход 160 сброса триггера 3 в ну-;.левое состояние,выход 161 триггера 12, предназна 55 ченный для разрешения работы счетчика 7 и блока 8 удаления бит-стаффинга и для разрешения установки триггера 12 в единичное состояние, а также дпя сброса его в нулевое состояние,вход 162 сброса триггера 14 в нулевое состояние,вход 163 установки триггера 14 в5единичное состояние,выход 164 триггера 14 для передачн сигнала "Внимание" абоненту, предназначенный для сообщения абоненту отом, что в блок б памяти принято сообщение из кольцевой сети,вход 165 разрешения работы счетчика 15,счетный вход 166 счетчика 15, 5выход 167 счетчика 15, на которомпоявляется сигнал после отсчета восьми тактовых сигналов на счетном входе, т.е. после передачи в линию связи одного байта информации из блока6 памяти,группа информационных входов 168регистра команд для записи кода команды в регистр 16,20 25вход третий выход 172 регистра 16 команд является признаком конца записи массива информации в блок бпамяти со стороны абонента, установкой данного разряда в состояние логической единицы абонент переводитустройство в режим поиска управляющей комбинации "Маркер" с последующейпередачей записанного массива в кольцевую систему при обнаружении такойкомбинации,тактовый вход 173 регистра 1 7 пе- .55редачи, на который поступают сдвигающие тактовые импульсы,вход 174 разрешения работы регистра 17 передачи,управляющий (стробирующий)169 регистра 16 команд,первый выход 170 регистра 16 команд, предназначенный для заданиянаправления передачи данных в блоке 306 памяти (при равенстве нулю разрядустанавливает режим записи данныхсо стороны линии связи, а при равенстве единице задается режим записиданных в блок 6 со стороны абонента),второй выход 1 71 регистра 16 команд, предназначенный для разрешенияработы устройства в составе сетипередачи данных (состояние логического нуля запрещает работу в составе. 40сети, а состояние логической единицыразрешает такую работу),тактовый вход 175 параллельныйзаписи байта данных в регистр 17 передачи (вход строба),группа параллельных информационных входов 1 76 регистра 1 7,последовательный информационныйвыход 177 регистра 17 передачи,тактовый вход 178 параллельногозанесения в регистр 18 кодов управляющих символов "флаг закрывающий"и "Конец кадра", набранных перемычками в виде комбинаций логических уровней нулей и единиц на его входах(не показаны), так как не имеют функциональной связи с остальной частьюсхемы,тактовый вход 179 регистра 18,предназначенный для подачи сдвигающихимпульсов,вход 180 разрешения сдвига информации в регистре 8,последовательный информационныйвыход 181 регистра 18,вход 182 блокировки строба в блоке19 контроля передачи в момент добавления бит-стаффинга,последовательный информационныйвход 183 блока 19тактовый вход 184 блока 19,вход 185 сброса регистров, предназначенный для разрешения работыблока 19,последовательный информационныйвыход 186 блока 9 контроля передачи,вход 187 разрешения работы блока20 добавления бит-стаффинга,тактовый вход 188 блока 20 добавления бит-стаффинга,последовательный информационныйвход 189 блока 20,выход 190 блока 20,вход:191 элемента ИЛИ 21, предназначенный для передачи ретранслируемойинформации,вход,192 элемента ИЛИ 21, предназначенный для передачи информацииот данного абонента в кольцевую систему,вход 193 элемента ИЛИ 21, предназначенный для преобразованияуправляюшсй комбинации "Маркер" в комбинацию "Флаг открывающий",выход 194 элемента ИЛИ 21,вход 1 95 элемента ИЛИ 22, предназначенный для передачи уиравляющихсимволов,вход 196 элемента ИЛИ 22, предназначенный для передачи контроль 13Ггной последовательности кадра, сформированной блоком 9 контроля переда.чи,вход 197 элемента ИЛИ 22, предназначенный для передачи информационной части кадра,выход 198 элемента ИЛИ 22,последовательный информационныйвход 199 элемента И 23, предназначен"ный для передачи информации в режимеретрансляции,вход 200 блокировки элемента И 23,предназначенный для запрета ретрансляции во время передачи информации атданного абонента в кольцевую систему,выход 201 элемента И 23,вход 202 элемента И 24, предназначенный для добавления бит-стаффинга, в передаваемую информацию,вход 203 элемента И 24, предназначенный для передачи сформированногодля передачи в кольцевую системукадра,выход 204 элемента И 24,вход 205 элемента И 25, предназначенный дпя разрешения устройству реагировать на управляющую комбинацию"Маркер" после записи абонентом предназначаемой для передачи информациив буферную память блока 6,вход 206 элемента И 25, на которыйпоступает признак дешифрации. управляющей комбинации "Маркер",выход 207 элемента И 25,вход 208 сброса триггера 26 в исходное состояние,вход 209 установки триггера 26,выход 210 триггера 26, предназначенный для разрешения работы регистра 18 управляющих символов блока 20добавления бит-стаффинга и счетчика15 установки в единицу триггера 27и запрещения прохождения информациичерез элемент И 23 в режиме передачи.(триггер передачи),вход 211 установки в единицу триггера 27,вход 212 сброса в нуль триггера27,выход 213 триггера 27, предназначенный для .разрешения работы ре 1 истра 17 передачи и одновибратора 31 иразрешения переключения триггеров, 28и 30 (триггер разрешения выдачи ин. формации),вход 214 сброса триггера 28,вход 215 установки триггера 28,выход 216 триггера 28, предназна 4550 14ченный для разрешения работы блока19 контроля и сброса триггера 29,вход 217 сброса триггера 29,вход 218 установки триггера 29,выход 219 триггера 29, предназначенный для разрешения сдвига информации в регистре 1 8 управляющих символов и сброса в исходное состояние/триггера 26,вход 220 данных счетного триггера 30,счетный вход 221 триггера 30,выход 222 триггера 30, предназначенный для управления переключениемтриггеров 28 и 29,вход 223 запуска и разрешения работы одновибратора 31 во время выдачи информации из буферной памяти бло 20 ка б в линию связи,вход 224 запуска одновибратора 31,выход 225 одновибратора 31, предназначенный дпя выработки импульсовчтения информации из блока б памяти25 и записи этой информации в регистр 17передачи,В режиме приема информации излинни связи (фиг.10) перед началомработы устройства выход 171 регистра30 16 команд должен быть установлен абонентом в состояние логической единицы (фиг.1 Оа) с целью разрешения работы устройства в составе кольцевой се-тн передачи данных. Этот сигнал через вход 120 блока 5 дешифраторовпоступает на элемент И 56 блока 5 иразрешает устройству реагировать приопознавании собственного адреса, Выход 70 регистра 1 б команд должен40 быть установлен в состояние логичес-.кого нуля (фиг,10 б) с целью заданиясоответствующего направления записии чтения информации в блоке б памяти(фиг.5).15 Находясь в режиме приема, устройство осуществляет ретрансляцию прини-.маемой,информации. При этом информация на выходе 97 устройства в точности соответствует информации на его50входе 96 с задержкой из-за ретрансля-,ции на один бит. На фиг.10 показанаинформация на выходе 102 приемника 1(фиг,10 в) и на входе 04 передатчика2 (фнг.10 м).При появлении управляющего символа "Флаг открывающий" (фиг.10 в) блок5 дешифраторов производит его опознование и выдает на своем выходе 1235 15945 выход 161 триггера 13 (фиг,10 д) в состояние логической единицы. Этим производится подготовка к установке в состояние логической единицы выхода 157 триггера 12, что произойдет в том случае, если передаваемый в этот момент по кольцевой сети кадр предназначен для данного абонента В таком случае . после дешифрации"Флага открывающего" на выходе 12210блока 5 дешифраторов появится им, пульс (фиг,10 е), свидетельствующий о том, что адрес данного устройстваопознан в блоке 5. Этот импульс устанавливает выход 158 триггера 12 (фиг.1 Ож) в состояние логической единицы.С момента опознавания "флага открывающего" начинает работу блок 8 удаления бит-стаффинга, на выходе 143 которого формируются тактовые импуль сы (фиг.10 з), управляющие работой блока 4 регистров, блока 9 контроля приема и счетчика 7, Последний от считав восемь сдвиговых импульсов на своем входе, выдает на своем выходе 139 импульс (фиг.10 и), свидетельствующий о том, что в сддиговом реги-. стре 46 блока 4 регистров (фиг,3) накоплен байт информации для записи в блок 6 памяти. Данные с выхода 114 блока 4 регистров поступают в параллельном коде на входу 127 блока 6 памяти и стробируются этим импульсом по входу 129 блока 6. Этим же импуль 35 сом в блоке 6 памяти осуществляется переключение следующего адреса ячей-. ки памяти.Если адрес устройства опознан 40 (фиг. 10 е), последовательно-параллельное преобразование поступающей информации и запись ее в пайять блока 6 продолжается. Так как сдвиг информации в регистрах производится тактовы ми импульсами с выхода 143 блока 8 удаления бит-стаффинга, в блок 6 памяти производится запись информац: пни, освобожденный от бит-стаффинга, Ретрансляция же информации происходит с выхода 111 блока 4 регистров под действием тактовьж импульсов на его синхровходе 109, поступающих непосредственно с выхода 107 блока 3 синхронизации, поэтому она не освобождена от бит-стаффинга, а переда. ется в неизменном виде (фиг,10 м). После дешифрации управляющего симво-ла "Флаг закрывающий" (фиг.10 в) просисходит сброс триггера 13 (фиг.10 д) и триггера 12 (фиг.10 ж). При этом прекращается запись информации в блок 6 памяти.В момент прохождения последнего управляющего символа в данном сообщении "Конец кадра" на выходе 121 блока 5 дешнфраторов формируется соответствующий импульс (фиг.10 к), которым стробируется потенциал, поступающий с выхода 148 блока 9 контроля приема (фиг,10 л), Нулевой уровень потенциа-,. ла свидетельствует о совпадении контрольных последовательностей, т.е, нормальном завершении приема информации из линии связи. Импульс с выхода 121 блока 5, пройдя через элемент ИЛИ 11, заменяет последний нуль в управляющем символе "Конец кадра" на единицу, тем самым преобразуя его в символ "Кадр принят" (фиг.10 м). Одновременно импульс с выхода 152 первого элемента И 1 О устанавливает выход 164 триггера 14 в единичное состояние, сообщая абоненту о наличии для него в блоке 6 памяти принятого сообщения, На этом процедура приема кадра информации из кольцевой сети заканчивается.В режиме передачи информации в кольцевую сеть (фиг,11) перед началом работы в этом режиме выход 171 регистра 16 команд (фиг.11 а) и выход 170 регистра 16 (фиг.11 б) должны быть установлены в состояние логической единицы с целью обеспечения работы устройства в составе кольцевой сети в режиме передачи данных от абонен" та. Затем абонент записывает информацию, предназначенную для передачи, в блок 6 буферной памяти и устанавливает выход 172 регистра 6 команд в состояние логической единицы (фиг11 в).После этого блок 5 дешнфраторов анализирует циркулирующую информацию на предмет наличия управляющей комбинации маркера (фиг.11 г). При обнаружении такой комбинации на выходе 125 блока 5 появляется импульс (фиг.11 д), устанавливающий выход 210 триггера 26 в состояние логической единицы (фнг.11 е). Этим разрешается работа блока 20 добавления бит-стаф+ финга (фиг.11 ж) и регистра 18 управляющих символов, формирующих управляющие символы в передаваемой на вход .103 передатчика 2 (фиг. 1 в) последо17 159455 вательности, а также устанавливается в единицу выход 213 триггера 27 (фиг,11 и). В момент установки триггера 27 потенциал с его выхода 210 поступает на вход 200 элемента И 23 и запрещает прохождение через него информации на вход 191 второго элемента ИЛИ 21. Импульс с выхода 125 блока 5 дешифратора проходит также через элемента И 25 на вход 193 эле 10 мента ИЛИ 2. Это приводит к замене в управляющей комбинации маркера последней единицы на нуль, что эквивалентно замене управляющего символа "Маркер" на "Флаг открывающий" (Фиг.11 в).Сигналом с выхода 213 триггера 27 (фиг.11 и) производится запуск одно .; вибратора 31 по входу 223. В результате чего на выходе 225 одновибратора 31 вырабатывается импульс (фиг.11 к). Этим импульсом производится чтение информации из блока 6 памяти с последующим пеРеключением в нем 25 счетчика 60 адреса и запись считанного байта в регистр 7 передачи. После этого поступающие с блока 20 до-. бавления бит-стаффинга тактовые импульсы (фиг 11 ж) производят сдвиг 30 информации в регистре 17 передачи, осуществляя параллельно-последова. тельное преобразование. Сдвиг осуществляется так, что при необходимости в передаваемую информацию добавля ется бит-стаффинг.После отсчета восьми переданных бит счетчиком 15 на его ввиоде 167 появляется импульс (фиг.11 л), который поступает на вход 224 одновибратора 40 31. В результате на выходе одновибратора вырабатывается очередной импульс (фиг.11 к), по которому производится чтение очередного байта информации иэ блока 6 памяти и запись 45 ее в регистр 17 передачи. Затем путем подачи сдвигающих импульсов на вход,173 регистра 17 осуществляется параллельно последовательное преобразование и передача в линию связи через вход 104 передатчика 2 (фиг.11 э) следующего байта данных.Описанные процессы повторяются до полной передачи всего массива из буферной памяти блока 6 в линию связи. После завершения передачи всего массива содержимое счетчика 60 адреса памяти уменьшается до нуля, что фиксируется дешифратором 59 блока 6. 0 ЯВ ре з уль т а те на выходе 136 блок а 6устанавливается нулевой потенциал(фиг.11 м), по которому происходитпереключение выхода 213 триггера 27в нулевое состояние (фиг.11 и), приэтом запрещается работа регистра 17передачи и формирователя импульсов иразрешается переключение триггеров30 и 28 (Фиг.11 н,о).Далее под действием сдвиговых импульсов, поступающих на вход 183 блока контроля передачи, происходит выдача контрольной последовательностикадра (Фиг.11 з). После передачи пер ",вых восьми бит контрольной последовательности счетчик 15 на выходе 167формирует сигнал (фиг.11 л)., которыйпереключает счетный триггер 30(фиг.11 н). Далее блок контроля передачи выдает на передатчик 2 второйбайт контрольной последовательности,после чего импульс с выхода второгосчетчика 15 (Фиг.1 л) производитповторное переключение триггера 30.По Фронту этого переключения сбрасывается триггер 28 (фиг.11 о),запрещаяработу блока 19 контроля и устанавливается седьмой триггер 29 (фиг.11 п),разрешая сдвиг информации в регистре18 управляющих символов. Под действием сдвигающих импульсов происходитих последовательная передача в линиюсвязи. После каждых восьми бит счетчик 15 производит переключение триг-.,гера 30 (фиг.11 л,н). После выдачисимвола "Конец кадра" (фиг.11 в) происходит повторное переключение триггера 30 (фиг.1 н), что приводит кпереключению триггера 29 (Фиг.11 п),которое запрещает работу регистра18 управляющих символов и приводит ксбросу триггера 26 (фиг,1 е) в исходное состояние. На этом процедурапередачи кадра в кольцевую сетьзаканчивается.Временная диаграмма работы блока6 памяти при передаче информации влинию связи приведена на Фиг.2.Временная диаграмма работы блока 6памяти при приеме информации иэлинии связи - на фиг.3,В режиме передачи информации в ли-.нию связи на входе 134 блока 6 памяти (фиг.5) должен быть установленабонентом уровень логической единицы (фиг.12 а) . для задания соответствующего направления передачи .информации в блоке 6 памяти. И этот уро