Устройство цикловой синхронизации

Союз Советски кСоциалистическихРеслублнк О П И С А Н ИЕ ИЗОБРЕТЕНИЯ клГц 684757(61) Дополнительное к авт, свид-ву - (22) Заявлено 13.06,77 (21) 2495096/18-0 с присоединением заявки М 1)М. Кл. Н 04 7/О оударстовнный квинт СССР но делам нзобрвтвннй н открытойПриоритет - Опубликован 5.09,79 Бюллетень М 3 1( 621394,662 (088.8) Дата опубликования описания 05.09.7(71) Заявитель ский механический институт ОЙ СИНХРОНИЗАЦИИ(54) УСТРОЙСТВО Изобретение относится к радиотехнике, может использоваться в системах передачи данных.Известно устройство цикловой синхронизации, содержащее последовательно соединенные дешифратор, ключ и счетчик, а также решающий5 блок, выход которого подключен к другому входу ключа 111,Однако в известном устройстве подаваемая навход дешифратора информация под воздей. ствием помех может быть искажена двояко:10 либо неразрешенная комбинация трансформируется в разрешенную, либо часть признаков разрешенной комбинации стирается.В первом случае дешифратор распознает трансформированную комбинацию, вследствие15 чего возможен сбой синхронизации. Во втором случае, даже при регулярном пропадании одного из признаков, устройство не может войти в сиихрониэм, так как деитифратор не может разпоэнать принимаемую информацию.Цель изобретения . повышение точности синхронизации.Лля этого в устройство цикловой синхронизации, содержащее последовательно соединен. ные дешифратор, ключ и счетчик, а также решающий блок, выход которого подключен к другому входу ключа, введены распределитель и тч накопителей, где М . число возможных фазовых состояний, причем выход счетчика подключен ко входу распределителя, выходы ко торого через соответствующие накопители подключены ко входам решающего блока, другой выход которого подключен ко вторым входам накопителей, третьи входы которых соединены с другим выходом деппфратора.На чертеже приведена структурная электрическая схема предложенного устройства,Устройство цикловой синх 1 юнизации содер. жит,дешифратор 1, распределитель 2, 1 ч накопителей 3, счетчик 4, решающий блок 5, ключ 6.Устройство работает следующим образом.На дешифратор 1 поступают информационные импульсы, Условия приема таковы, что возможны помехи типа вставок и стираний. Леппфра. тор принимает решение о приеме разрешенной комбинации по минимальному количеству признаков. Он имеет дополнительный выход, спг,Ф3 684757 нал на котором характеризует количествопризнаков, по которым принимается решение. Первый же импульс с дешифратора открывает ключ 6, который разрешает прохождение импульсов тактовой частоты на счетчик 4, отсчитывающий интервал времени, равный циклу синхронизации, Распределитель 2 разбивает цикловую частоту на все возможные фазовые состояния. Импульсы одной частоты, ио разных фаз подаются на накопители 3. 10В накопителях 3 подсчитывается число совпй. дений импульсов с дешифратора 1 и импульсов цикловой частоты, причем величина накопления меняется в зависимости от значения сигнала со второго выхода дешифратора, При плохом состоянии канала накопление нарастает. Решающий блок 5 анализирует состояние пако. пителей 3, Когда содержимое одного их них достигает порогового уровня, фаза цикловой частоты заведенной на этот накопитель, принимается за истину, а остальные сбрасываются сигналом с одного из выходов решающего бло. ка 5; с другого его выхода блокируется ключПроверка фазы цикловой частоты происходит непрерывно в течение сеанса связи. По окончании интервала времени, равного циклуГ синхронизации, отклик дешифратора 1 отсутствует, ключ 6 размыкается до появления: пос. ледующих. откликов,Использование накопителей 3 по всем возможным фазовыми хостояниям, разбиение на которые производится распределителем 2, позволяет ускорить вхождение в синхронизм,что сокращает потерю информации на нуждысинхронизации.Изменение порога накопления накопителей,в зависимости от состояния канала позволяетповысить достоверность фазы цикловой синхронизации, что дает возможность использоватьустройство в каналах с большим уровнем по.мех,Формула изобретения Устройство цикловой синхронизации, содер 15 жащее последовательно соединенные дешифратор, ключ и счетчик, а также решающий блок,выход которого подключен к другому входуключа, о т л и ч а ю щ е е с я тем, что,с целью повышения точности синхронизации,20 в него введены распределитель и М накопителей, где Й - число возможных фазовых состояний, причем выход счетчика подключен6 ко входу распределителя, выходы которогочерез соответствующие накопители подключеныко входам решающего блока, другой выходкоторого подключен ко вторым входам накопителей, третьи входы которых соединены сдругим выходом дешифратора,Источники информации, принятые во внима.ние при экспертизе1. Авторское свидетельство СССР й". 400045,Н 04 1 7/08, 1972,Редактор Б, Федотов Тираж 775 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5