Устройство цикловой синхронизации

(22) Заявлено 201277 (21) 2556984/18-09с присоединением заявки Йо(23) Приоритет Н 04 Ь 7/08 Государственный комитет СССР по делам изобретений и открытий(088.8) Дата опубликования описания 0%0579(54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ Изобретение относится к радиотех=нике.Известно устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига, дешифратор, первый анализатор и первыйнакопитель, к другому входу которогоподключен другой выход первого анализатора, а выход - кодному извходов элемента И, к другим входамкоторого подключен выход дешифраторанепосредственно и через последовательно соединенные второй анализатор,блок управления и делитель частоты,выход которбго подключен к другому 15входу второго анализатора, а выходэлемента И подключен через генераторный блок к другому входу первогоанализатора, причем на управляющиевходы регистра сдвига, делителя частоты и генераторного блока подан сигнал тактовой частоты 11 .Однако в этом устройстве недостаточная помехоустойчивость.Цель изобретения в , повышение помехоустойчивости уст 1 ойства,Для этого в устройство цикловой .сиАронизации, содержащее последовательно соединенные регистр сдвига,дешифратор, первый анализатор и первый накопитель, к другому входу которого подключен другой выход первогоанализатора, а выход - к одному извходов элемента И, к другим входамкоторого подключен выход дешифраторанепосредственно и через последовательно соединенные второй анализатор,блок управления и делитель частоты,выход которого подключен к другомувходу второго анализатора, а выходэлемента И подключен через генераторный блок к другому входу первого анализатора, причем на управляющие входы регистра сдвига, делителя частотыи генераторного блока подан сигналтактовой частоты, введен измерительвероятности искажения сиГнала, приэтом вход группового сигнала регистра сдвига через измеритель вероятности искажения сигнала соединен с дополнительным управляющим входом первого накопителя. На чертеже изображена структурнаяэлектрическая схема предлагаемогоустройства.Устройство содержит регистр 1сдвига, дешифратор 2, анализаторы 3,4, блок 5 управления, накопители 6,7, делитель 8 частоты, генераторный661836 Формула изобретения Устройство цикловой синхронизации, 15 содержащее последовательно соединенные регистр сдвига, дешифратор, первый анализатор и первый накопитель,к другому входу которого подключендругой выхоц первого анализатора,а выход вк одному из входов элемента И, к другим входам которого подключенМ выход дешйфратора непосредственно и через йоследовательно соединенные второй анализатор, блок управления и делитель частоты, выход которого подключен к другому входу второго анализатора, а выход элемента ИПодключен через генераторный блок кдругому входу первого анализатора,причем на управляющие входы регистра. . -"двига, делителя частоты и генераторного блока подан сигнал тактовой частоты, о т л и ч а ю щ е е с я тем,что, с целью повышения помехоустойчивости, введен измеритель вероятнос ти искажения сигнала, при этом входгруппового сигнала регистра сдвигачерез измеритель вероятности искаже"ния сйгналасоединен с дополнйтельным управляющим входом первого нако пителя.Источники информации, принятые вовнимание при экспертизе1. Левин Л.С. и др, Основы построения цифровых систем передачи. М.,Связь, 1975, с. 116-120." Прй нарушении синхронизма"сйгналына выходах анализаторов 3 и 4 неси йфазнй, и на выходах аналйзяторов3 и 4 появляются сигналы несовпадения. Сигналы несовпадения с выхода анализатора 4 поступают на вход накопителя б и заполняют его. Послезаполнения накопителя б на еговыходе " появляется сигнал, подготавливающийэлемейт И 10 к "устанбвке генератор-ного блока 9. Первый сигнал несовпа-,дения на выходе анализатора 3 поДготавливает блок. 5 управления к установке делителя 8 частоты." Прй-появленийсигнала на выходедешифратора 2 на выхбдах анализатораЪ и блока 5 управления появляютсясигналы, устанавливающие делитель 8частоты. Далее устройство переходит 3 в режим контроля, в которомоно на- ходится"до тех пор,"йока"йа"айайй-"зйруемой позиции йе скормирТется Йом- бинация символов, отличная от синхрогруппы. После этого следующий сигнал на выходе дешифратора 2 установитделитель 8 частоты, и устройство пе-рейдет в-режим контроля синхронизмана другой позиции принимаемого группового сигнала. Такте 5 ае цастотпа ругал ус трейд 8 д азкеееюмг Составйтель Г.Сероваехред О.андрейкоКорреФЭФыщш ева тор С,Патр.", Ж Подпа СССРийд, 4/5 иражтвенноретениРаушЧа:М й ,е о комит ет и открыт кая наб. ад, ул.Проект блок 9, элемент И 10, измеритель 11 "вероятности искажениясигнала.устройство работает следующим образом".В состоянии синхронизма сигналы на выходах двшифратора 2 и генераторного блока 9 совпадают по времени. При этом на выходе анализатора 4"пе- фиоДически появляются сигналы, заполняющие накопитель 7, а накопитель 6опустошен. Иа выходе элемента И 10сигнал отсутствует, и генераторныйблок 9 работает синхронно с прини"маемым групповым сигналом. Делитель8 частоты работает синхронно с генераторным блоком 9, сигналы на выходе анализатора. 3 и на выходе блока 5 управленйя отсутствуют,Редактор И.Марховская Т Заказ 2515/67 Т ПИИИПИ Государе по делам изоб 113035, Москва, ЖФилиал ППП ПатентТаким образом, осуществляется процесс поиска сйнхросигнала незавйсимоот состояния накопителя б по выходу из синхронизма. После заполнения на" копителя б сигнал на выходе делителя 8 устанавливает генераторный блок 9 в нулевое состояние. Если установка произошла по синхросигналу, то генераторный блок 9 оказывается сфазированным относительно принимаемого группового сигнала.