Двоичный преобразлватель кодчастота

4528 ОП ИСАИЗОБРЕТк авторСкОМУ с Союз СоветоваоциплистическикРеспублик 0.1 вле ОЗК 2324 присоединением зая Государственный комитет Совета Министров СССР по делам изобретений(71) Заявите Харьковский а Ленина политехническии институтм. В, И, Ленина ЕОБРАЗОВАТЕЛЬ КОД в ЧАСТО 54) ДВОИЧИЬ к инфо вычисл уществляющее оту, содержаелитель частокорочения имменты И, один м разряде свярочения, а втония, и элемент сто(61) Дополнительное к ав 1Изобретение относится рмационно-преобразовательной и ительной технике,Известно устройство, оспреобразование кода в частщее триггерный двоичный дты, емкостные элементы упульсов, двухвходовые элеиз входов которых в каждозан с выходом элемента укорой служит входом управлеИЛИ (11.Недостатками этого устройства являются нестабильность параметров выходных импульсов, связанная с разбросом и нестабильностью применяемых емкостей, а также невозможность выполнения схемы полностью на интегральных элементах,Известен также управляемый делитель частоты, содержащий триггерный двоичный делитель, каждый разряд которого соединен через управляемые кодом вентили с элементом И,2.Недостаток этого устройства состоит в низкой точности преобразования выходных импульсов.Цель изобретения - повышение точности преобразования.Поставленная цель достигается тем,в двоичный преобразователь код в частота, содержащий триггерный двоичный делитель частоты и элемент ИЛИ, в каждый разряд преобразователя введен дополнительный й - Т-триггер, причем счетньвй вход каждого из этих 0 - Т- триггеров соединен с единичным выходом триггера двоичного делителя частоты, инверсные входы установки нуля дополнительных й - Т-триггеров - с входом двоичного делителя частоты, управляющие 0-входы соединены с шинами управляющего кода, а единичные выходье подключены к входам элемента ИЛИ,На чертеже приведена схема двоичного преобразователя код - частота для трех разрядов.Двоичный преобразователь код - частота состоит из триггерного двоичного делителя 1 частотье) - Т-триггеров 2, 3, 4 и элемента ИЛИ 5. Делитель 1 содержит счетные триггеры 6, 7, 8. Входы установки нуля триггеров 2, 3, 4 объединены и связаны с входом делителя частоты, их счетные входы соединены соответственно с единичными выходами триггеров 6,7,8, управляющие .0-входы служат входами 9, 10, 11 управления поеоб. разователя, а единичные выходы подклю чены к входам элемента ИЛИ 5.Таким образом, при работе делителя 1 частоты на входы элемента ИЛИ 5 с выхо645284 лвых = 1 вх 2-,Составитель М, ЛеоноТехред Н. Строганов Корректор О, Тгорииа едактор И. аказ 2642/18 Тираж 105 д.156 одписпо ипография, пр, Сапунова, 2 дов триггеров 2, 3, 4 поступают серии импульсов фиксированной длительности, равной длительности импульсов входной частоты, с частотой двоичных субгармоник, где к - номер разряда делителя 1.2 кСреднее значение частоты, синтезируемой на выходе элемента ИЛИ 5, определяется как где л - число разрядов делителя 1, а наличие или отсутствие тех или иных субгармоник в указанной сумме зависит от наличия или отсутствия сигналов единицы на Й-входах триггеров 2, 3, 4.Работа синтезатора происходит следующим образом.Каждый импульс входной частоты вх за исключением импульсов, вызывающих переполнение делителя 1 частоты (при трех- разрядном делителе каждый восьмой импульс), приводит к формированию сигнала на единичном выходе одного из триггеров (6, 7, 8), а следовательно, и на счетном входе соответствующего из триггеров 2, 3, 4, что вызывает переход последнего в единичное состояние, Так как одновременно с входом делителя 1 частоты импульсы входной частоты поступают и на инверсные входы установки нуля триггеров 2, 3, 4, то при указанном срабатьгвании одного из них его возврат в исходное (нулевое) состояние происходит на заднем фронте импульса входной частоты, При этом сама возможность записи единицы в триггерах 2, 3, 4, 5 определяется наличием на ихд-входахуправляющего кода на соответствующем из входов (9, 10, 11) управления преобразователя. Формула изобретения Двоичный преобразователь код - частота,содержащий триггерный двоичный делитель частоты и элемент ИЛИ, отлича 15 ю щ и й с я тем, что, с целью повышенияточности преобразования, в каждый разрядпреобразователя введен дополнительныйй - Т-триггер, причем счетный вход каждого из этих 0 - Т-триггеров соединен с еди 2 О ничным выходом триггера двоичного делителя частоты, инверсные входы установкинуля дополнительных 1) - Т-триггеров соединены с входом двоичного делителя частоты, управляюшие В-входы соединены сшинами управляющего кода, а единичныевыходы подключены к входам элементаИЛИ,Источники информации,принятые во внимание при экспертизе