Устройство для индикации синхронизма

ОП ИСАНИЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеслублик 61) Дополнительное к авт, свил ву.М 54232 2) Заявлено 11.04.77 ( 75408/1 83 В 1/00 4 Ь 7/08 оединеннем заявки Гасудорстоеннмй ноннтет Феаото Мнннстров СССР оо яеам нэобретеннй н.отнрмтнй(72) Авторы изобретены В. С, О ов кнй н витель 4) УСТРОЙСТВО ДЛЯ ИНДИКАПИИ СИНХРОНИЗМАИзобретение относится к радиотехнике и автоматике н может использоваться для контроля функционирования систем фвзовой автоподстройки частоты.о основному ввт св ф 542327 иэ вестно устройство для индикации сннхроннзма, содержащее два основных элемента И, выходы которых через элемент ИЛИ соединены с индикатором, а также ннвертор, подключенный к одному нз входов ц устройства, в входы его подключены через элемент "исключающее ИЛИ" к узлу разделения импульсов на четную и нечетную группы, один из выходов которого, соединен с входами первого и третьего дополнительных элементов И, а другойс входами второго н четвертого дополнительных элементов И, причем выход ин вертора соединен с входами первого и второго, а его вход - с входами третье 2 О го и четвертого дополнительных элементов И, выходы первого н второго дополнительных элементов И соединены с входами второго триггера, при этом одна пара одноименных выходов триггеров соеднне одвмн одного основного элемента угая пара одноименных выходов ов соединена с входамн другого го элемента И 1 на свхИ, в дртриггеросновноОднако это устройство характернзуетса недостаточной точностью индикации.Целью изобретения является повышенне точности индикация.Для этого в предлагаемое устройстводля ннднкаанн сннхроннзма введены последовательно соединенные делитель частоти, формирователь коротких импульсовнблок памяти, прн этом блок памядивключен между выходом элемента ИЛИ ивходом индикатора, а к входу делителячастоты подключен выход элементаисключаюцее ИЛИ,На чертеже приведена . структурнаяэлектрическая схема предложенного устройства.Устройство для индикации синхроннзмасодержит два основных элемента И 1 и 2,элемент ИЛИ 3, инднкатор 4, инвертор 5,в г(элемент исключающее ИЛИ 6, узел разделения импульсов 7 на четную и нечет628599 Составитель Л. Каграманова Редактор ТЯнова Техред 3. фантаКорректор 4. Тупи 3 ЮЗаказ 5810/46, Тираж 1086 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж 35, Раущская набд. 4/5 филиал ППП Патент", г, Ужгород, ул. Проектная, 4 ную группу, соответственно первый итретий дополнительные элементы И 8 и О,гвторой и четвертый дополнительные элементы И 10 и 11, первый триггер 12второй триггер 13, делитель частоты 14,формирователь 15 коротких импульсов,блок памяти 1 6, первое и второе запоминающие устройства 1 7 и 1 8 и выходы19-21.Устройство работает следующим образом,16При срыве синхронизации на выходе19 элемента ИЛИ 3 формируется импульсный сигнал произвольной длительности искваженности, Поступая на вход блокапамяти 16, эти импульсы устанавливают 1 фпервое запоминающее устройство 17 внулевое состояние.С приходом тактового импульса с выхода 20 формирователя 15 восстанавлива-.ются первое запоминающее устройство 17 2 Ов единичное состояние и второе запоминающее устройство 18 в состояние, в.котором находится первое эаноминающее устройство 17 до прихода тактового импульса. Период тактовых импульсов задаетсяпри помощи делителя частоты 14 и является временем анализа сигнала на выхо. де 19, при этом с каждым тактовым, импульсом информация из первого запоминающего устройства 1 7 перезаписывается во второе запоминающее устройство 18.Таким образом, происходит преобразование импульсного сигнала в потенциальный.Предложенное устройство позволяет нормализовать сигналы, поступающие на вход индикатора 4, и тем самым повысить точность индикации при срыве синхронизации в контролируемой системе фаэовой автоподстройки частоты. формула изобретения Устройство для индикации синхронизма по авт. св. % 542327, о т л и ч а ю щ е е с я тем, что, с целью повышения точности индикации, в него введены последовательно соединенные, делитель частоты, формирователь коротких импульсов и блок памяти, при этом блок памяти включен между выходом элемента ИЛИ и входом индикатора, а к входу делителя частоты подключен выход элемента "исключающее ИЛИф,. Источники информации, принятые во внимание при экспертизе:1. А вторское свидетельство СССР % 542327, кл. Н 03 В 1/00, 1971.