Устройство задержки импульсов

ОПИС Е Союз Советских Социалистических Республик(43) Опубликован ударстаенний каинт вата ВЬннстраа ССС о делам нэабретеннйн аткрмтай ДК 621,374.5 (088,8) о 25.06.78,Бюллетень Же 23 кования опнсання ОТ.06. ф 45) Дата опубл(72) Авторы нзобретеи учный центр "Каспий(54) УСПО Е Изобретение относится к ямпульсной тех.- нике н может быть использовано в устройствах автоматики н телемеханикн.Известны устройства задержки импульсов, содержащие переключатель тока, управляемый входными импульсами, ннтегрнрующую ЙС- цепь, пороговый каскад н выходной каскад 1, Этн устройства имеют недост;точную помехоустойчивость.Известны устройства, содержащие переключатель тока, управляемый входиымн нмпульсами, интегрирующую КС-цепь, конденсатор которой подключен к входу порогового каскада, диоды, резисторы 2.Целью изобретения является повышение помехоустойчнвостн.Достигается это тем, что в устройство, сод;ржащее переключатель тока, управляемый входными нмпудьсамн, ннтегрирующую йС- цепь, конденсатор которой подключен к входу порогового каскада, подсоединенного выходом к входу выходного каскада, диоды, резнсторы, введены два зарядно-разрядных ключа на транзисторах разного типа проводнмостн, причем коллекторы укаэанных транзисторов через диоды соединены с одним нз выводов резистора интегрирующей йС-цепи, с другим Самедов и А. А. Тарасов выводом которого соединены эмнттеры, а базычерез резнсторы соединены с выходом выходного каскада,На чертеже представлена принципиальная5 схема устройства,Устройство содержит переключатель тока,выполненный на транзисторахн 2 н управляемый сходными нмпульсамн, ннтегрнрующую КС-цепь, состоящую нз резистора 3 нконденсатора 4, пороговый каскад на транзнсторе 5, выходной каскад на транзисторах6 н 7, диоды 8 в О, резисторы- 20, зарядноразрядные ключи, выполненные на транзнсторах 21, 22 разного типа проводнмостн.Устройство работает следующнм образом.3 В некоторый исходный момент времени прнподаче на вход логического нуля транзнстороткрывается, а транзистор 2 закрывается,в результате чего конденсатор 4 экспоненцналь.но заряжается. При этом транзисторы 5 н 6открыты, а транзистор 7 закрыт, что обуславливает запиранне транзистора 2 н отпнранне транзистора 22, в силу чего заряд кон.денсатора 4 осуществляется практически толь.ко через резистор 3, а шунтирувщее действнеоткрытого транзистора 22 предотвращает диод25 9. По истечении временн, равного времени за612401 Формула изобретения Сосехренра внтель И, РадьконО. Луговая Корректор 1086 Подпнсное Редактор Е. ГоЗаказ 3477/52 яца 1 НИИПИ Государственного но деяам нз3035, Москва, Ж Фнянал ППП кПатентаовета Министров открытий ан наб., д. 4/5 д, уа. Проектная, 4держкн, напряжение на конденсаторе 4 достнгает верхнего порогового уровня, нри котором, благодаря положнтельной обратной связи, осуществляемой реэнстором 16, транзисторы 5 н 6 лавннно задираются, а транзистор 7 отпирает-. ся, что вызывает отпирание транзистора 21 н запнраяне транзистора 22. В результате конденсатор 4 через открытый коллекторнцй переход транзистора 21 н диод 8 мгновенно заряжается до напряжения источника питания. Одновременно на эмнттере транзистора 5 формируется нижний пороговый уровень напряження сравнения.Прн воздействии на вход логической еднннцы транзисторы 1 и 2, соответственно, переходят в состояние протнвоположное исходномд.В результате конденсатор 4 экспоненцнально разряжается через резистор 3 н открытый транзнстор 2. Шунтнрувщее действие открытого транзистора 21 нсключается днодом 8. По нстеченнн времени, равного времени задержки, напряжение на конденсаторе 4 снижается до ннжнего порогового уровня н транзистор 5 лавинно отпирается, что прнводят к одновременному запнранню транзисторов 7, 21 и отпнранню транзистора 22. Конденсатор 4 в данном случае мгновенно разряжается через диод 9 н транэнсторы 22 н 2. Устройство нрнходнт в первоначальное состояние.Изменение выходного состояния рассматриваемого устройства сннфазно изменению входного через интервал, равный времени эадержкн,Прн изменении входного состояния относнтельно некоторого негодного на время, меньшее собственного времени задержки, ннтегрнрующнй конденсатор 4 зкспоненциально заряжается нлн разряжается через резнстор 3, а прн возврате входного состояния в нсходное кочденсатор 4 мгновенно разряжается нлн заряжается до экстремального уровня, предшествующего входному изменению, что н предотвращает интегрирование коротких, в данном случае ложных, импульсов.Налнчне дополнительной эарядно.разрядной цепи позволяет повысить помехоустойчнвость предлагаемого устройства, а также нспользовать его в качестве селектора разно полярных импульсов декорнрующнх систем, осуществлять защиту цепей логических элементов с памятью от воздействия импульсных помех. Устройство задержки импульсов, содержащее переключатель тока, управляемый входными импульсами, интегрирующую РС-цепь, конденсатор которой подключен к входу поро- Ю гового каскада, подсоединенного выходом квходу выходного каскада, диоды, резисторы, огличающеесл тем; что, с целью повышения помехоустойчивостн, в пего введены два зарядно-разрядных ключа на транзисторах разного типа проводиМости, причем коллекторы указанных транзисторов через дноды соеднне ны с одним яз выводов резнстора интегрирующей ЙС.цепи, с другим выводом которого соединены эмнттеры, а базы через резнсторы соедонены с выходом выходного каскада.И Источяякн информации, принятые во вннманне прн экспертизе: 1, Авторское свндетельство СССР М 377963, М, 1 л.а Н ОЗ К 5/04, 1970. 2. Заявка Яноннн % 49 - 22348, кл. 98 (5),ф 1974,