Аналоговое запоминающее устройство

Союз СоветскихСоциалистическихРеспублик Оп ИКАНИЕ ИЗОБРЕТЕН ИЯ К АВ 3 ОР СКОМУ СВИДВЯЛЬ СТВО(51) 11 С 27/00 ением заявки Хе рис Гесударстеенный кемнтет Совета ВЬннстрое СССР не делам нзебретеннй н етнрмтнй(54) АНАЛО ОВОЕ ЗАПОМИНАЮЦССТРОЙСТВО Это достигается тем, что в устройствыход операционного усипитепя соединенс истоком первого транзистора, сток ко 20 торого подключен к другой обкладке консатора и затвору второго транзистора,На чертеже дана эпектрическая схемпредлагаемого устройства.Устройство содержит резисторы 1-4операционный уснпитель (ОУ) 5, ключ,нвы Изобретение относится к вычислительной технике и может использоваться внекоторых типах аналого-цифровых преобразователей, в устройствах временной задержки, в измерителях интервалов времени.Известно анапоговое запоминающее устройство, содержащее операционный усилитель с конденсатором в цепи отрицательной обратной связи и контакт реле, выполняющий функции ключа на неинвертируюшем входе операционного усилителя 1).Однако такому устройству присуши такиенедостатки, как невысокая стабильность работы, переменное входное сопротивлениесхемы, сравнительно невысокая точностьхранения информации,Наибопее бпизкое к предлагаемому изобретению анапоговое запоминающее устройство содержит операционный усипитель, неинвертируюший вход которого через первый резистор подкпючен к шине нупевого потенциала, инвертируюший вход операционного усипителя соединен с накопительным элементом, например с одной из обкпадок конденсатора, через второй резистор со входом устройства и через третий резистор с выходом операционного усипитепя, ключ, выполненный на первом транзисторе, истоковый повторитель напряжения, вьпюпненный на втором транзисторе, шину управления, сое диненную с затвором первого транзистора, и четвертый резистор, соединенный с истоком второго транзистора и выходом устройства 2 ).Недостатки такого устройства - относитепьно невысокая точность хранения информации, а также малое допустимое отношение времени хранения ко времени выборки.Пель изобретения - повышение точности устройства.3попненный нв транзисторе 6, истоковыйповторитель, выполненный на транзисторе 7,накопительный элемент, например конпенсатор 8, входную 9, выходную 10 и уйравпения 11 шины, 5В цепь отрицательной обратной связиоперационного усилителя 5 включен резистор 2, Резистор 1 обеспечивает постоянство входного сопротивления и включен междувходной шиной 9 и инвертируюшим входом 10ОУ 5. Резистор 3, необходимый для нормальной работы ОУвкпючен между неинвертируюшим входом ОУ и шиной нулевогопотенциала. Конденсатор 8 включен междуинвертируюшим входом ОУ 5 и входом истокового повторителя, ключа, выполненногона транзисторе 6, электроды проводящегоканала которого включены между выходомОУ и входом истокового повторителя)и затвор присоединен к шине 11 устройства и 20истокового повторителя на транзисторе 7,затвор которого подсоединен к одному изэлектродов ключа, а исток соединен с выходной шиной 10 устройства, а также черезрезистор 4 с шиной нулевого потенциала, ЗУстройство работает следующим образом.На интервале времени выборки операционный усилитель 5 интегрирует (оптимально фипьтрует) анапоговый входной сигнал, а на интервале времени хранения входной аналоговый сигнал фиксируется на отключаемом ключом 6 конденсаторе 8. На следующий период выборки текущий уровеньвходного сигнала вновь поступает на входную шину 9 устройства, Развязываюшийкаскад транзистора 7 обеспечивает согласование выходного сопротивления устройствас сопротивлением нвгрузкн,11 редпагвемое анап гонов устройство обеспечивает высокую скорость работы, усиление по постоянному напряжению на этапе выборки, высокую точность запоминания информации нв этапе хранения,Форму па изобретенияАнапоговое запоминаюшее устройство, содержащее операционный усилитель, неинвертируюший вход которого через первый резистор подключен к шине нулевого потенциала, инвертируюший вход операционного усилителя соединен с накопительным элементом, например с одной из обкпадок кон: денсатора, через второй резистор со входом устройства и через третий резистор с выходом операционного усипитепя, ключ, выполненный нв первом транзистореистоковый повторитель напряжения, выполненный нв втором транзисторешину управпения, соединенную с затвором первого транзистора, и четвертый резистор, соединенный с истоком второго транзистора и выходом устройства, о т и и ч а ю ш е е с я тем, что, с цепью повышения точности устройства, в нем выход операционного усилителя соединен с истоком первого транзистора, сток которого подключен к другой обкладке конденсатора и затвору второго транзистора.Источники информации, принятые во внимание при экспертизе;1. Патент Японии50-9139, кп.5" 11 с 27/00; 1975.2. Авторское свидетепьство СССР % 258384, кл, 6- 11 С 27/00, 14,06.68.