Делительное устройство

(22) Заявлеио 25.10.76с присоединением вт. свид(21) 2414293/1 Ч. Кл. б 066 7 заявкиГосударственный комитет Совета Министров СССР ло делам изаоретенийи открытий риоритет 43) Опубликовано 3 1.78, Бюллетень53) УДК 681.335(0) Дата опубликования описания 04.03.78 2) Авторы изобрстеци. В. Я. Живица, 1 О, А. Скрипник и А. М. Кот(71) Заявитель 54) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО аИзобретение относится к области вычислительной техники и может использоваться в качестве измерительного преобразователя радиосигналов, разнесенных по частоте, выполняющего математическую операцию деления в информационно-измерительных системах.Известно делптельное устройство, содержащее логарифмические усилители, подключенные к вычитающему устройству 1" 11. Однако в этом устройстве пеидентичцость каналов и неточная аппроксимация логарифмической зависимости приводит к большой погрешности.Наиболее близким к изобретению техническим решением является устройство, содергкащсе сумматор, входы которого являются входами устройства (делцтеля ц делимого), а выход соединен со входом первого усилителя-ограничцтеля 12, Однако это устройство обладает невысокой точностью из-за неравномерности коэффициентов передач полосовых фильтров.Целью настоящего изобретения является повышение точности устройства прц работе в расширенном частотном диапазоне. Указанная цель достигается тем, что устройство содержит второй усцлитель-ограничитель, фазовый модулятор, фильтр нижних частот, задающии генератор, сппхроцный детектор и блок умножения, входы которого подклочепы к выходам первого усилителя-ограничителя и фазового модулятора, а выход через фильтр нижних частот соединен с информационным входом синхронного детектора, опорцьш вход которого подключен к задающему генератору 5 и управляющему входу фазового модулятора,а выход является выходом устройства; информационный вход фазового модулятора подключен к выходу второго усилцтеля-ограничителя, подсоединенного входом к входу дели мого.На чертеже приведена блок-схема пргаемого делительного устройства.Оно содержит сумматор 1, усилитель-огрнцчцтель 2, блок умножения 3, второй усилц тель-ограни штсль 4, фазовый модулятор 5,фцльтр нижних частот 6, синхронный детектор 7 и задаощцй генератор 8, Входы сумматора 1 являются входами устройства (делимого и делителя), а его выход подключен к 20 входу усилителя-ограничителя 2. Вход второго усилцтеля-ограничителя 4 подключен к входу сумматора 1 (делимого), а выход - к входу фазового модулятора 5. Управляющцц вход фазового модулятора 5 связан с задаю- гцц:л генератором 8. Входы блока умножения3 подключены к выходу усилителя-ограничителя 2 и выходу фазового модулятора 5, а вы. оч б,юка 3 через фильтр нижних частот 6 связан с информационным входом синхронно го детектора 7, опорный вход которого под590759 Составитель Г, СорокинРедактор Н. ГромовТехред А, Камышниковаорректорьи И. Позняковски О. Тюрина Мо 17 дписно ета Из Заказ 3262/8 Тираж 818 НПО Государственног Совета Министров по делам изобретений 113035, Москва, Ж, Раушкомит СССР открь ая наб тий., д. 4/5 ипографпя, п пуно ключен к задающему генератору 8. Выход синхронного детектора 7 является выходом устройства,Радиосигналы, поступающие па входы сумматора 1, складываются, и их сумма, усиленная и ограниченная усилителем-ограничителем 2, поступает на один из входов блока умножения 3, На другой вход блока 3 поступает сигнал делимого, усиленный н Ограниченный усилителем-ограничителем 1 и промодулированный по фазе на два уровня О и 180 фазовым модулятором 5. Результат умножения ограниченной суммы сигналов делимого и делителя на ограниченный сигнал делимого с выхода блока 3 через фильтр нижних частот 6 поступает на информационный вход синхронного детектора 7, на опорный вход которого от задающего генератора 8 подается сигнал типа меандр. Этот же сигнал поступает и на управляющий вход фазового модулятора 5. Постоянное напряжение на выходе синхронного детектора 7 пропорционально отношению амплитуд выходных радиосигналов.Применение блока умножения 3, на один вход которого поступает ограниченная сумма сигналов делителя и делимого, а на другой вход через усилитель-ограничитель 4 и фазовый модулятор 5 - сигнал делимого, и фильтра нижних частот 6 обеспечивает адаптивную фильтрацию с преобразованием спектральных составляющих сигнала делимого в широкой полосе частот.Высокое качество фильтрации достигается автоматическим слежением за спектральными составляющими сигнала делимого путем его подачи через усилитель-ограничитель 4, используемый в качестве стабилизатора амплитуды, и фазовый модулятор 5 на вход блока умножения 3. Введение в цепь сигнала делимого фазового модулятора 5, синхронного детектора 7 и, задающего генератора 9, управляющего работой синхронного детектора 5 7 и фазового модулятора 5, позволяет уменьшить дрейф нуля и повысить точность устройства. Формула изобретения 10 Делит слы ос устройство, содержащее сумматор, Входы котОрого являются входами делителя и делимого, а выход соединен со входом первого усилителя-ограничителя, отл ич а ю щ е е с я тем, что, с целью повышения 15 точности устройства при работе в расширенном частотном диапазоне, оно содержит второй усилитель-ограничитель, фазовый модулятор, фильтр нижних частот, задающий генератор, синхронный детектор и блок умножения, входы которого подключены к выходам первого усилителя-ограничителя и фазового модулятора, а выход через фильтр нижних частот соединен с информационным входом синхронного детектора, опорный вход которого подклочен к задающему генератору и управляющему входу фазового модулятора, а выход является выходом устройства, информационный вход фазового модулятора подключен к выходу второго усилителя-ограничителя, подсоединенного входом к входу делимого. Источники информации,принятые во внимание при экспертизе1. Килинскас Р.-П. П, Измерители отношения. М Советское радио, 1975, с. 84.2, Рубин и Камеи, Новый метод построения схем сравнения в моноимпульсной радиолокации, Зарубежная радиоэлектроника, 1965, Мв 8