Множительно-делительное устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(46) Дата опублнко н осударствеииыи омитетСовета Министров СССРоо делам изобретенийи открытийаучно-исследовательский и проектный институт покомплексной автоматизации нефтянойи химической промышленности(71) Заявитель 4) МНОЖИТЕЛЬНО ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к вычислительной технике.Известны множительно - целительные устройства 111, содержащие генератор тактовых импульсов, триггер, ключи, компаратор, пре- б образователь напряжения.Недостатком устройств является невысо кая точность измерения из-эа усреднения выходного сигнала.10 Наиболее близким по технической сущности и достигаемому результату к предложенному является множительно - делительное устройство 12, содержащее первый интегратор, информационный вход которого является входом 1 о делителя устройства, а управляющий вход соединен с выходом компаратора, первый вход которого соединен с выходом первого интег ратора, а второй вход является входом первого сомножителя, второй интегратор, 20 информационный вход которого является входом второго сомножителя, а выход второго интегратора соединен со входом запоминающего блока. Недостатком прототипа являеъ. ся невысокая точность измерения. И 2Бель изобретения - повышение точноствизмерений.Эта цель достаге.ется тем, что в устройство введены одновибратор и триггер, входкоторого соединен с выходом компаратора,первый выход триггера через одновибраторсоединен с управляющим входом второго ин.:,тегратора, а второй выход триггера соединенс управляющим входом запоминающего блока.Структурная схема предложенного устройства приведена на чертеже,Множительно , делительное устройство состоит иэ первого интегратора 1, компаратора2, тригтера 3, одновибратора 4, второго интегратора 8, запоминающего баска 6. Принцип действия устройства сдедующий, Пусть в исходюм состоянии на прямом выходе триггера 3 нулевой потенциал. Первый интегратор 1 пропорционально входному напряжению Х вырабатывает линейно-изменяюще 1еся апряжение, поступающее на вход компарфтора 2, на другой вход которого подаю нацряжение У, Прн достижении линейно-изме- няющимся напряжением уровня напряжения У,дальнейшем процессы повторяются,Применение изобретения позволяет повысить точность обработки в устройствах вычислительной техники до 0)3% и выше. компаратор 2 срабатывает и нуль первый интегратор . 1.При этом сбрасывает на Составитель Л, Снимщиковаедвктор Т. Орловская Техред Н, АндрейчукКорректор Е. Пап Тираж 818арственного комитетапо делам изобретений5, Москва, Ж, Ра Заказ 2803/36ЦНИИПИ Госуд Подписноевета Министров СССРоткрытийская нвбд, 4/5 13 филиал ППП "Патентф) г. Ужгород, ул. Проектная, 4 У КХ,5где К - коэффициент преобразования первого интегратора 1;Г - период равенства напряжения У илинейно,.изменяющегося напряженияпервого интегратора 1;10Импульс с выхода компарвтора 2 перебрасывает триггер 3 в единичное состояние и через одновибратор 4 зацускает второй интегратор 5, на выходе которого вырабатываетсялинейно-изменяющееся напряжение, Так как 15срабатывание одноиибратора 4 вызываетсяпередним фронтом импульсов, поступающихс триггера 3, в перекидыввние триггера.3 импульсами, поступающими на его счетныйвход, то вепичина напряжения нв выходе вто. 20рога интегратора 5:ц.кргт,где К - коэффициент преобразования второйго интегратора 5, 25По приходе следующего импульсе компаратора 2 сигналом с инверсного выхода триггера 3 запоминающий блок 6 срабатывает изапоминает мгновенное значение напряжениянв выходе второго интегратора 5; 30"тЦХПо приходе следующего импульса с компаратора через триггер 3 и одновибратор 4 вто- з 5 формула изобретения Множительно-делительное устройство, содержащее первый интегратор, информационный вход которого является входом делителяустройства, а управляющий вход соединен свыходом компарвтора, первый вход которогосоединен с выходом первого интегратора, авторой вход является входом первого сомножителя устройства, второй интегратор, информационный вход которого является входомвторого сомножителя устройства) в выходвторого интегратора соединен со входом запоминающего блока, о т л и ч а,ю ще е с ятем, что, с целью повышения точности, оносодержит . дополнительно одновибратор и триггеу, вход которого соединен с выходом компаратора, первый выход триггера через одновибратор соединен с управляющим вход 8 м второго интегратора, а второй выход триггерасоединен с управляющим входом запоминающего блока,Источники информации, принятые во внимание при экспертизе:1, Авторское свидетельство СССРМ) 409234) кл, Су 067/16, 1973,2, Патент США % 3564230,кл. 235-197, 1971,