Постоянное запоминающее устройство

О П И С А Н И Е в 565326ИЗОВРЕТЕН ИЯ Союз Советских Социалистических Республик(51) М. 1(л.- б 11 С 17/О асударствееый ксмите Совета Министров СССР ио делам изооретеиийи открытии 53) УДК 681.327(088, Бтоллетепьпубликова ата опубликования описания 01,08.7(54) ПОСТОЯННОЕ ЗА НАЮЩЕЕ УСТРОЙСТВ 5 1Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах ЦВМ с последовательной обработкой информации.Известны постоянные запоминающие устройства с выдачей информации в последовательном коде 11), Наиболее близким к изобретению по технической сущности является устройство, содержащее регистр сдвига и шины управления 2). Однако это устройство сложно и характеризуется невысоким быстродействием, определяемым временем выборки числа в параллельном коде из накопителя и временем преобразования кода числа нз параллельного в последовательный. Целью изобретения является повышение быстродействия и упрощение схемы. В описываемом устройстве это достигается тем, что в него введены элементы И по числу разрядов регистра и элемент ИЛИ, причем выходы разрядов регистра сдвига соединены с информационными входами элементов И, управляющие входы которых подключены к соответствующим адресным шинам, а выходы соединены со входами элемента ИЛИ; входы регистра сдвига подключены к соответствующим шинам логических нуля и единицы, вход разрешения записи регистра сдвига соединен с шиной обращение, а выход последнего разряда регистра сдвига подключен ко входу его первого разряда,На чертеже представлена блок-схема описываемого устройства.Оно содержит регистр сдвига 1, состоящий из ячеек памяти 2, элементы И 3, элемент ИЛИ 4, шины управления: тактовую 5, Обращение 6, адресные 7, логические 1 и О, соответственно 8 и 9.Регистр сдвига 1 предназначен для записи начального кода числа, определяемого соединением информационных параллельных входов регистра сдвига 1 с теми или иными шинами 8 и 9 логических 1 и О. Разрешение на запись этого кода осуществляется путем подключения шины Обращение ко входу разрешения записи регистра 1. Выход последнего разряда регистра 1 подключен ко входу первого разряда и образует кольцо. Параллель- ные информационные выходы ячеек 2 регистра сдвига 1 соединены с первымп входами элементов И 3, вторые входы которых подключены к адресным шинам 7, а выходы - ко входам элемента ИЛИ 4, с выхода которого снимается информация в последовательном коде.При подаче импульса Обращение на вход регистра 1 приходит разрешающий сигнал и в регистре записывается начальный код числа, При этом возбуждена одна выбранная адрес 565326ная шипа 7, с которой разрешающий сигнал подаемся на один из элементов И, на другом входе которого устанавливается информация соответствующего разряда начального кода числа, который через элемент ИЛИ 4 поступает на выход устройства. Затем формируется тактовый сигнал на шине 5, и информация сдвигается в регистре 1 по кольцу на один разряд, подключая к выходу устройства следующий разряд начального кода, После проведения (и - 1) сдвигов посредством подачи (и - 1) тактов, все п разрядов выбранного числа оказываются считанными на выход устройства.В устройстве количество разрядов регистра сдвига и равно количеству адресов А устройства (т=А), а количество тактовых импульсов, которое требуется произвести, К= =и - 1 т. При соблюдении этого условия оказывается возможным для любого требуемого информационного массива подбирать начальный код, обеспечивающий считывание заданной информации. При этом в качестве начального кода может быть использован, например, код ориентированного цикла, образующий ориентированный эйлеров граф.В некоторых случаях информацию удобно представлять в виде нескольких кодов ориентированных циклов. Тогда регистр 1 должен состоять из нескольких независимых кольцевых регистров сдвига. Описываемое устройство для хранения тУ,п бит содержит только т элементов памяти, чем и определяется его достоинство. Формула изобретенияПостоянное запоминающее устройство, содержащее регистр сдвига и шины управления, отл ич а ю щееся тем, что, с целью повы.щения быстродействия и упрощения устройства, оно содержит элементы И по числу разрядов регистра и элемент ИЛИ, причем выходы разрядов регистра сдвига соединены с информационными входами элементов И, 15 управляющие входы которых подключены ксоответствующим адресным шинам, а выходы соединены со входами элемента ИЛИ, входы регистра сдвига подключены к соответствующим шинам логических нуля и единицы, 20 вход разрешения записи регистра сдвига соединен с шиной Обращение, а выход последнего разряда регистра сдвига подключен ко входу его первого разряда.25 Источники информации, принятые во внимание при экспертизе.1, Авторское свидетельство СССР271580,М. Кл6 11 С 11/02, 1970.2. Патент США3631407, М. Кл.340 - 173,зо 1971,