Делитель частоты

Номер патента: 1001104

Опубликовано: 28.02.1983

Авторы: Баранова, Махов, Шелогаев

МПК: G06F 11/18

Метки: делителя, резервированного, синхронизации, частоты

...которого соедийен с входами "Сброс" триггеров делителя, 2(3, 4) частоты и входом обнуления К-триггеров 8(9, 10). Счетный вход делителя частоты 2(3,4) соединен с входом инвертора 20(21,22), выход которого соединен с третьим04 6обнуления. При синхроннойработе импульс по шине "Сброс" подтверждаетнулевое состояние делителя 2 частотыи К-триггера 8, При асинхронной работе делителей 2-4 частоты все ихразряды обнуляется и синхронностьвосстанавливается.При появлении Фронта логического )нуля на выходе мажоритарного элемента 11 импульс обнуления не Формируется и через такт равный периоду импульсов с выхода 5 на инверсном выходе О-триггера 17 устанавливается по"тенциал логической единицы . Затем навыходе мажоритарного элемента 11 появляется...

Номер патента: 1019639

Опубликовано: 23.05.1983

Автор: Сопач

МПК: H03K 23/00

Метки: деления, делитель, коэффициентом, переменным, частоты

...входом циклического регистра сдвига, стробирующий вход которого соединен с выходом Формирователя, вход которого 65 соединен с выходом элемента ИЛИ,входы которого соединены с выходом дешифратора.На чертежепоказана структурнаясхема делителя частоты с переменнымкоэффициентом деления.Делитель частоты с переменнымкоэффициентом деления содержит Формирователь 1, счетчик 2, дешифратор3, элемент И 4, счетный триггер 5,выход которого является выходом бделителя частоты с переменным коэффициентом деления, шифратор 7, элемент ИЛИ 8 и циклический регистр 9сдвига, вход счетного триггера 5 соединен с выходом элемента И 4, первыйвход которого соединен с входом 10делителя с переменным коэффициентомделения, а выходы счетчика 2 соединены с входом...

Номер патента: 600735

Опубликовано: 30.03.1978

Авторы: Гумин, Иерхо, Ильин, Павловская

МПК: H03K 23/00

Метки: деления, делитель, коэффициентом, переменным, частоты

...в оснозномдслитслс 1, коэффиц 11 снт деления которого30 определяется кодом, подаваемым по шине 3,3и поступает на выход делителя. При этом вспомогательный делитель 9 выполняет роль опорного канала, Временное положение сигнала делителя 1 и сигнала делителя 9 связаны отношением где Л 1; - величина задержки, определяющаявременное положение первого импульса сигнала с частотой ; относительно метки времени Т; т; - период формирования частоты; Т, - время начала отсчета.При переходе к новому сигналу и изменении коэффициента деления временное положение импульсов делителя 1 устанавливается по сигналам делителя 9 с помощью спускового устройства 4 согласно вышеприведенной формуле, В момент времени, предшествующий моменту Т(фиг, 2), по шине 3...

Номер патента: 657619

Опубликовано: 15.04.1979

Авторы: Горин, Шанин

МПК: H03K 23/24

Метки: деления, делитель, коэффициентом, переменным, частоты

...5 формируется строб разрешения, поступающий на вход элементаИ 10, разрешая формирование выходного сигнала, Этот же строб, пройдячерез элемент ИЛИ 11 подается науправляющие входы информационноготриггера счетчика 4 и на выход вентилей 18 ввода, а через элементНЕ 14на входы элемента ИЛИ 12,разрешая тем самым прохождение целойчасти кода коэффициента деления наустановочные входы информационногбрегистра счетчика 3, Кроме того,строб разрешения подается на элемент ИЛИ двоичого счетчика 3, деблокируя через вентиль переноса управляющие входы триггеров информационного регистра счетчика 3.Импульс с выхода элемента задержки 2 через элементы И 10 и ИЛИ 13 проходит на выход устройства, а 5 также производит ввод МЛ в информационный регистр счетчика 3,...

Номер патента: 696604

Опубликовано: 05.11.1979

Автор: Каллиников

МПК: H03K 13/20

Метки: код, преобразования, частоты

...выходы разрядов которого подключены через блок перекоса кода 17 к входам разрядов реверсивного счетчика результата 12, счетный вход которого подключен к выходу управляемого делителя 4 частоты 26 в блоке 23, Выходы разрядов регистра памяти 31 в управляемом делителе 24 подключен через блок переноса кода 29 к установочному входу управляемого делителя частоты 25. Выходы управляемых делителей частоты 24 и 25 подключены к входам блока вычитания 27.Изобретение реализует следующий алгоритм: д4 Ю=А Е-Х ,ф, 11)Ых11После по т;ил . ии каждого импульса измеряемой ш.:тоты 1; в блоке 22 формируются сигналы управления, последовательно обнуляюшие реверсивный счетчик результата 12, переписывающие из вычитаюшего счетчика 10 его код в счетчик 12 через...