Перестраиваемый генератор с цифровой автоподстройкой

.72 (2) 82620,(ОЭ ОЗВ 310 прис шепием заявки 23) П 1 иорге Гойуарстяйййы:;и йтрт 0 ОЯтя Вдйст,( и ай(ий 51.;,ь 125 йЙ 5(; (5 " ,Т; (адиотехнике и ботке синтеза Х(- М г (П Р -(ГЯ гь Изобретение к рможет использо разраторов частот.Известен перестраиваемый генератор с цифровой автоподстройкой, содержащий соединенные в кольцо управляемый генератор, временной селектор, к второму входу которого подключен датчик интервала базового Времеи,счетчик и блок сравнения, а также блок памяти. 10Однако известный генератор обладает значительным временем устанозлепп 5 Зя Гст того, что при сравнении используются одновременно все разряды, необходимые д,(я достижения заданной точ;юсти,Целью изобретения является пс ь;непебыстрсдействи 5. Для зтсго В пре;ла. .(мый генератор Введены псрекл;очатсль н .з (5,. блокя памяти и нуль-Орган, п 1 ием блок пам 5 тичерез переключатель разрядов блока 2.;ти 20соединен с блоком сравнения, 010 Выходкоторого через нуль-орган соед:шсп с управляющими входами датика питер .;.а базового времени и герскл.( , .блокапамяти. 25На чертеже показана блок-смого генератора.Перестраиваемый генератор с цн(О.Ой ЯВтоподстройкой содержит соединНные В кольцоуправляемыи генератор 1, Времсп;он селектор 30 2, к Второму входу которого подключен датчик 3 интервалов базового времени, счетчик 4 и блок павс:П 5 5, 2 также блОк па:5 ят 6, 1 Осле,:и; ,срез ирекпо;ательразрядов о,он. Ямят соединен с блоком сравнения 5, втсс Вьход которого через нуль-орггн 8 соединен с уравл 5 ощихп Входами датчика 3 иГСрво 2(аль ое значение частоты управляемзгс г: ра-.оря 1 через временной селектор 2, На КОТОЫИ В ИСХОДНОМ СОСТОЯНИИ ПОД 2 ЕТСЯ .м (,( ь:ь йе р в а л б я 3 О В 0 ГО В р е м е н и с дат нка 3, поступает па счетчик 4, имеющий сг; х:ИОНос число разрядов (например, один ,; .,Ва). Счетчик фиксг 5 ет старшие разря.;:,;Вспачальпсй частоты генератора 1, пп;Орм:ц 5: о кс.срых подается ня один пз вхо- ,.Ь(.3 55(с.".2 сзавея 5, 12 другОН Вход слскя сВг:.: Псе"Пает :Оср(а.я 0 ставшихзсб",сй часто ы с блока пгмЯти 0ге ел 0 атель . В )езультате сравне, сга; расссггасэвап(5 с одного из выхо- .;0б;ска 0 поступает (г 1 (ппавл 5 сЦ 1 ВХОД;2 с.а 1 ь.Д.25 частота которого изС 5 В ССТВО;СВИ С ВЕЛ:.;ИННОЙ И ЗНЯКОМч-; 2 с;гла(со. "ПН 5. По достпжеши раех.";,: 5.а;,азрядсз пнаорз 2 0 часто:ах ге,.атсра 1 и блока памяти 6 срабатывае. у, орг; 5, Оп перекл.о(ает (сез переклю ательпо соответствующим управляеплова оставител сдактор Т, 1 Ориикова Техред Е. Подурушина Корректор А. Орлова ПодписиСР Тираж 1024ета Совета Министровй и открытийушская наб д. 4(5 Изд. Лаз 1452 Государственного комит по делам изобретен 113035, Москва, Ж, Раказ 1558 1ЦНИИ ипография, пр. Сапун ющим входам последующие (более младнгие) разряды блока памяти и интервал времени (более длинный) датчика 3. В результате на счетчике 4 фиксируются более младшие разряды генератора 1 (ранее подстроенного грубо, т, е. по старшим разрядам), которые поступают на блок сравнения 5 и так далее, В результате такого поэтапного регулирования уменьшается общее время регулирования за счет резкого уменьшения времени сравнения (измерения) на старших разрядах частоты генератора 1.Таким образом, подстройка частоты происходит поэтапно, причем точность установки изменяется от этапа к этапу, увеличиваясь по мере приближения к заданному значению. При этом в замкнутой системе регулирования на каждом этапе циркулирует лишь та информация, которая представляет ценность на данном этапе регулирования, а управляемый объект одновременно используется как элемент памяти. Формула изобретения5Перестраиваемый генератор с цифровой автоподстройкой, содержащий соединенные в кольцо управляемый генератор, временной селектор, к второму входу которого подключен 10 датчик интервала базового времени, счетчики блок сравнения, а также блок памяти, отл и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены переключатель разрядов блока памяти и нуль-орган, причем 15 блок памяти через переключатель разрядовблока памяти соединен с блоком сравнения, второй выход которого через нуль-орган соединен с управляющими входами датчика интервала базового времени и переключателя раз рядов блока памяти.