Усилитель считывания

(111 5 О 3294 Союз Советских Социалистических Республикс присоединением заявкиГосударственный комнте) Совета Мнннстрое СССР по делам изобретенийн открытий(088,8) Дата опубликования описания 26.04.7 б(54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах вычислительных машин.Известен усилитель считывания на транзисторах, содержащий последовательно соединенные входной дифференциальный каскад и выходной ключевой каскад.Однако известное устройство является недостаточно помехоустойчивым.С целью повышения помехоустойчивости в предлагаемом усилителе в коллекторные цепи транзисторов каждого плеча дифференциального каскада вкгпочены последовательно по цепи питания эмиттерно-базовый переход токораспределяющего транзистора и коллскторно-эмиттерный переход транзистора динамической нагрузки, причем коллекторы токораспределяющих транзисторов подключены к входам ключевого каскада,На черте)ке представлена принципиальная схема предлагаемого усилителя считывания.Устройство содержит входной дифференциальный каскад на транзисторах 1 и 2, термостабилизированный источник 3 тока, токо- распределительные транзисторы 4 и 5, транзисторы д 1 намической нагрузки 6 и 7, резисторы 8, 9, дополнительный термостабилизпрованный источник 10 тока, диод 11, выходной ключевой каскад на транзисторах 12, 13 и источник 14 тока на транзисторе. Предлагас)1 ь 1 й усилитель считывания работает следующим образом.При поступлении на баз) транзистораположительного няпр 51)кения (мен 1 п 1 его по Вс личине, чем ня базу транзистора 2), транзистор 1 входит в режи)1 насыщения, в рсзультяте чего переход Оазя - эмиттер токоряс 11 ределительного транзистора 4 отпирается, а переход база - ,коллектор запирается.10 Б другом плече, поскольку потенциал набазе транзистора 2 мал, то транзистор 2 запирается, а потенциал коллектора повышается и становится близким потенциалу базы транзистора 7. Переход база - эмпттер транзистора 5 15 запирается, а коллекторный ток транзистора7 персраспрсдсляется между базой и коллектором транзистора 5.С коллектора транзистора 5 сигнал поступает на базу транзистора 12. Б этом случае 2 Э транзистор 12 находится в режпме насыщения, а следовательно, потенциал эмпттсра, соединенного с коллектором транзистора 14, становится равным потенциалу его коллектора. значит потенциал эмиттера транзистора 12 25 также стремится к потенциалу коллектора,транзистор 13 находится в рсжпме отсечки.Г 1 уть прохождения тока от логп 1 сскпх схем,подключенных к выходу предлагаемого усилителя считывания, открь 1 т, т. е. ня вь 1 ходе ЗЭ появляется лог 1 п 1 еская единица.,орректоры, Л. Котоваи 3. Тарасов Тек Редактор Т, Янов рилко каз 918,23ЦНИИП Изд. Мо 1106 Тираж 752 И Государственного комитета Совета Министров ССС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4,5одписно Типография, пр. Сапунова,В случае отсутствия напряжения на базах транзисторов 1, 2 токи транзисторов 6 7 ггерераспределяются,между эмиттерами и коллекторами транзисторов 4, 5. Поскольку.инверсный коэффициент передачи по току транзисторов 12, 13 значительно меньше прямого и они выходят в активный режим, потенциалы их эмиттеров повышаются, обеспечивая выходное напряжение высокого уровня. Ток от логических схем,не:проходит. На выходе - логический 0,Транзисторы 12, 13 ключевого каскада работают в инверсном режиме, характеризующимся малыми статическими коэффициентами передачи, напряжение насыщения транзисторов 12, 13 находится на уровне от сотен микровольт до единиц милливольт, что обеспечивает высокое быстродействие всего усилителясчитывания. Формула изобретенияУсилитель считывания на транзисторах, содержащий последовательно соединенные входной дифференциальный каскад и выходной ключевой каскад, о т л и ч а ю щ и й с я тем, что, 10 с целью повышения помехоустойчивости, вколлскторныс цепи транзисторов каждого плеча дифференциального каскада включены последовательно по цепи питания эмиттернобазовый переход токораспределяющего тран зистора и коллекторно-эмиттерный переходтранзистора динамической нагрузки.